本次测试共有110道题目, 你回答正确的题目有107道，按百分制计算，你的成绩为：97
1. 由于外围设备种类多，特性各异，它们不直接同主机相连接，而是通过（ ）与总线相联。 A. 总线 B. 适配器
C. 外围设备控制器 D. 系统公共通路 参是： B 你选择的答案是： B
2. 磁盘的磁道编址是从外向内依次编号，最外一个同心圆叫（ ）磁道。 A. 0 B. 1 C. n-1 D. n
参是： A 你选择的答案是： A
3. 在16位机中，指令格式如图，则该指令是（ ）。 A. 二地址RR型 B. 三地址RS型 C. 二地址RS型 D. 三地址S型 参是： C 你选择的答案是： C
4. 一DRAM芯片，容量为2M＊4位，行与列地址分时输入，则片外地址引脚数目至少为（ ）根。 A. 22 B. 11 C. 10 D. 12
参是： B 你选择的答案是： B
5. 利用2M*4位的SRAM芯片，设计一容量为2M*32位的存储器，需（ ）位地址做芯片选择。 A. 0 B. 1 C. 2 D. 3
参是： A
你选择的答案是： A
6. 设存储器容量为1K字，字长32位，由8模块字扩展组成。存储周期T= 200 ns，数据总线宽度为32位，总线传送周期τ=50ns。 若连续读出16个字，则顺序组织存储器的带宽是（ ）。
A. (32b*16)/(16*200ns) B. (32b*16)/(16*50ns)
C. (32b*16)/(200ns+15*50ns) D. (32b*16)/(50ns+15*200ns) 参是： A 你选择的答案是： A
7. 在多总线结构中，总线之间要通过桥来连接的，下列选项不是桥的功能的是（ ）。 A. 缓冲功能 B. 转换功能 C. 控制功能 D. 算术运算功能 参是： D 你选择的答案是： D
8. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令执行过程是R2→AR,R1→DR,#W,则此过程的微操作信号序列是（ ）。
A. R2o,ARi | R | DRo,R1i B. R2o,G,ARi | R1o,G,DRi |RW
C. R2o,ARi | R1o,DRi,#W | DRo,G,R1i D. R2o,G,ARi | R1o,G,DRi | #W 参是： D 你选择的答案是： D
9. 总线一次传输过程中的主设备指的是（ ）。 A. 申请并获取总线控制权的设备 B. 数据传送目标设备
C. 可申请并能获得总线使用权的设备 D. 数据传送源设备 参是： A 你选择的答案是： C
10. 判断：早期总线实际上是处理器芯片引脚的延伸，是处理器与I/O设备适配器的通道。 A. 对 B. 错
参是： A 你选择的答案是： A
11. 一2M*4位的DRAM芯片内部存储阵列为1k行*8k列，刷新周期为8ms，利用其设计一容量为32M*32位的存储器，并采用分散刷新方式，则两行间刷新间隔时间为（ ）。 A. 8ms/2k B. 8ms/4k C. 8ms/8k D. 8ms/16k 参是： D 你选择的答案是： D
12. 指令系统是表征一台计算机( )的重要因素。 A. 速度 B. 结构 C. 功能 D. 体系
参是： C 你选择的答案是： C
13. 在16位机中，指令格式如图，则该指令是（ ）。 A. 二地址RR型 B. 三地址RS型 C. 二地址RS型 D. 二地址SS型 参是： C 你选择的答案是： C
14. 一指令格式中操作码字段有6位，则此格式最多可以表示（ ）条指令。A. 6 B. 12 C. 32 D.
参是： D 你选择的答案是： D
15. 一地址空间地址为0000H-3FFFH，此空间每单元32位，则空间的总容量为（ A. 16K B. 32K C. K D. 128K
参是： C 你选择的答案是： C
B。 ）16. 计算机系统可以在不同的并行等级上采用流水线技术。其中，在指令执行步骤中采用流水技术可构成（ ）流水线。 A. 指令 B. 算术 C. 处理机 D. CPU
参是： A 你选择的答案是： A
17. 微程序控制器中，微地址寄存器中存放（ ）执行的微指令的地址。 A. 当前 B. 下一条将 C. 刚刚 D. 跳转
参是： B 你选择的答案是： B
18. 设有一个4级流水的浮点加法器，各过程段所需的时间为：零检查τ1＝50ns,对阶 τ2＝60ns,相加τ3＝80ns,规格化 τ4＝70ns,每个缓冲寄存器L的延时均为 10ns, 那么此流水线的加速比为（ ）。 A. 2.3 B. 2.5 C. 2.9 D. 3.2
参是： C 你选择的答案是： C
19. 世界上第1台计算机是在（ ）年制造的。 A. 1935 B. 1936 C. 1945 D. 1946
参是： D 你选择的答案是： D
20. 判断：同步定时适用于总线长度较短、各功能模块存取时间比较长的情况。 A. 对 B. 错
参是： B 你选择的答案是： B
21. 在（ ）的计算机系统中，外设与主存的存储单元统一编址，所以可不专设I/O指令。 A. 单总线 B. 双总线
C. 多总线
D. 以上三种总线 参是： A 你选择的答案是： A
22. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令功能是（R1）＋（R2）→R1，那么该指令执行过程是（ A. R1→R2,R2→Y,Y+X→R2 B. R1→AR,R2→Y,Y+X→R2 C. R1→X,R2→Y,Y+X→R1 D. R1→AR,R2→DR,Y+X→R2 参是： C 你选择的答案是： C
23. 设X= —0.1011，则[X]补为（ ）。 A. 1.1011 B. 1.0100 C. 1.0101 D. 1.1001
参是： C 你选择的答案是： C
24. PCI总线的定时协议采用的是（ ）。 A. 同步时序协议 B. 异步时序协议 C. 联合时序协议 D. 以上3项不正确 参是： A 你选择的答案是： A
25. 在同步通信中，一个总线周期的传输过程是（ ）。 A. 先传送数据，再传输地址 B. 先传送地址，再传输数据 C. 只传输数据 D. 只传输地址 参是： B 你选择的答案是： B
26. 奔腾CPU中（ ）浮点运算部件。 A. 包含 B. 不包含
。 ）参是： A 你选择的答案是： A
27. 在集中式仲裁中每个功能模块有两条线连到总线控制器：一条是BR，一条是BG。其中BR是（ ）。 A. 总线请求线 B. 总线授权线 C. 总线忙信号线 D. 仲裁总线 参是： A 你选择的答案是： A
28. 判断：道密度是沿磁盘半径方向单位长度上的磁道数，单位为道/英寸。 A. 对 B. 错
参是： A 你选择的答案是： A
29. 利用2M*4位的SRAM芯片，设计一容量为16M*32位的存储器，属（ ）扩展。 A. 字 B. 位
C. 字位同时 D. 集中
参是： C 你选择的答案是： C
30. 微程序控制器中，微命令的编码方法一般有（ ）表示法、编码表示法和混合表示法三种。 A. 位 B. 段 C. 命令 D. 直接
参是： D 你选择的答案是： D
31. 在cache/主存系统中，（ ）替换算法是保护新建立cache行的。 A. 最不经常使用 B. 近期最少使用 C. 随机
参是： B 你选择的答案是： B
32. 已知X是整数，下列数中，X的真值最小的是（ ）。 A. [X]补=1001101
B. [X]原=1001101 C. [X]反=1001101 D. [X]移=1001101 参是： A 你选择的答案是： A
33. 广义地讲，并行有两种含义，一是同时性；一是（ ）。 A. 同步性 B. 实时性 C. 并发性 D. 并列性
参是： C 你选择的答案是： C
34. 计算机的外部设备是指（ ）。 A. 硬盘机
B. 除了CPU和主存的其它设备 C. 电源及空调设备 D. 输入输出设备 参是： B 你选择的答案是： B
35. 判断：对DRAM单元的读出是破坏性的，所以DRAM的存储元只在读出后需刷新。 A. 对 B. 错
参是： B 你选择的答案是： B
36. 判断：盘片的上下两面都能记录信息，通常把磁盘片表面称为记录面；记录面上一系列同心圆称为磁道。 A. 对 B. 错
参是： A 你选择的答案是： A
37. 在链式查询方式下，若有N个设备，则（ ）。 A. 有N条总线请求线
B. 无法确定有几条总线请求线 C. 只有一条总线请求线 D. 有2条总线请求线 参是： C 你选择的答案是： C
38. 下列四个选项中，（ ）是存储密度最低的存储器。
A. FLASH B. SRAM C. ROM D. EPROM
参是： B 你选择的答案是： B
39. 在（ ）的计算机系统中，外设可以和主存存储器单元统一编址，因此系统不需使用I/O指令。 A. 单总线 B. 双总线 C. 三总线
D. 以上三种总线 参是： A 你选择的答案是： A
40. 在cache/主存系统中，采用写回法时，如果CPU写操作时不命中cache，一般（ ）。 A. 直接写回内存
B. 将包含此地址的内存块调入cache 参是： B 你选择的答案是： B
41. 在同步总线操作时序中，如果是总线的（ ）周期，CPU将数据放到数据总线上，待数据稳定后CPU发出一个写命令，存储器模块在第3个时钟周期存入数据。 A. 读 B. 写 C. 读写 D. 存取
参是： B 你选择的答案是： B
42. 采用变形补码判溢出，当发生负溢时，其两位符号位为（ ）。 A. 00 B. 01 C. 10 D. 11
参是： C 你选择的答案是： B
43. 组相联映射cache的地址映射过程如图示。假设主存容量32M＊32位，cache容量K*32位。主存与cache之间以每块4*32位大小传送数据，采用组相联映射方式，cache中每8行为一组，则主存地址格式为（ ）。 A. tag+组号+字=10+13+2 B. tag+组号+字=11+12+2
C. tag+组号+字=12+11+2 D. tag+组号+字=10+11+4 参是： C 你选择的答案是： C
44. 所谓相容性微操作，是指在同时或同一（ ）周期内可并行执行的操作。 A. 时钟 B. CPU C. 总线 D. 指令
参是： B 你选择的答案是： B
45. 利用2M*4位的SRAM芯片，设计一容量为16M*32位的存储器，需芯片数为（A. 8 B. 16 C. 32 D.
参是： D 你选择的答案是： D
46. 判断：在存储体系中，ＣＰＵ有时会直接访问外存。（ ） A. 对 B. 错
参是： B 你选择的答案是： B
47. 计算机存储器容量单位中，b表示（ ）。 A. 二进制位 B. 字节 C. 字 D. １６位
参是： A 你选择的答案是： A
48. 同一存储器，通常其存储周期（ ）其存取时间。 A. 等于 B. 小于 C. 大于 D. 无关
参是： C 你选择的答案是： C
49. 两个逻辑数，x=10100001, y=10010011，则逻辑异或运算 x 异或 y=（ ）。。
）A. 10110011 B. 10000001 C. 00110010 D. 11001101 参是： C 你选择的答案是： C
50. 一512K*32位存储器，如果按字节编址，其存储容量是（ ）ＫＢ。 A. １０２４ B. ２０４８ C. ５１２ D. ４０９６ 参是： B 你选择的答案是： B
51. 微程序控制器一般由控制存储器、（ ）和地址转移逻辑三部分组成。 A. 微指令寄存器 B. 微程序寄存器 C. 微地址寄存器 D. cache
参是： A 你选择的答案是： A
52. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令功能是（R1）-（R2）→R1，那么该指令执行过程是（ ）。 A. R1→R2,R2→Y,Y-X→R2 B. R1→AR,R2→Y,Y-X→R2 C. R1→Y,R2→X,Y-X→R1 D. R1→AR,R2→DR,Y-X→R2 参是： C 你选择的答案是： C
53. 计算机系统可以在不同的并行等级上采用流水线技术。其中，在程序步骤中采用流水技术可构成（ ）流水线。 A. 指令 B. 算术 C. 处理机 D. CPU
参是： C 你选择的答案是： C
54. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令执行过程是R2→AR,R,DR→R1,则此过程的微操作信号序列是（ ）。
A. R2o,ARi | R | Dro,R1i B. R2o,G,ARo | R | Dro,G,R1o C. R2o,G,ARi | R | Dro,G,R1i D. R2o,G,ARi | RW | DRo,G,R1i 参是： C 你选择的答案是： C
55. 系列计算机主要解决( )兼容问题。 A. 硬件 B. 软件 C. 指令 D. 编程技术 参是： B 你选择的答案是： B
56. 在cache/主存系统中，当CPU写cache命中时，只修改cache的内容，不同时写回主存，只有当此行要被替换出去时，才将整个行写回主存，此种写策略称为（ ）。 A. 写回法 B. 全写法 C. 写一次法 参是： A 你选择的答案是： A
57. 跳转指令执行的最终结果是把将跳转到的目标地址送入（ ）中。 A. PC B. AR C. DR D. IR
参是： A 你选择的答案是： A
58. 计算机中的并行可以有时间并行、空间并行、时间并行＋空间并行。其中，空间并行指（ ）。 A. 同步运行 B. 时间重叠 C. 异步运行 D. 资源重复 参是： D
你选择的答案是： D
59. 行波进们加法器，其运算延迟随位数增大而（ ）增长。 A. 有限 B. 无限 C. 线性 D. 指数
参是： C 你选择的答案是： C
60. 判断：磁盘存储器的每个扇区记录定长的数据，因此读/写操作是以扇区为单位一位一位串行进行的；每一个扇区记录一个记录块。 A. 对 B. 错
参是： A 你选择的答案是： A
61. 一DRAM芯片，容量为1M＊4位，行与列地址分时输入，则片外地址引脚数目至少为（ ）根。 A. 20 B. 15 C. 10 D. 12
参是： C 你选择的答案是： C
62. 判断：在早期总线中，内存是总线上的唯一主控者。 A. 对 B. 错
参是： B 你选择的答案是： B
63. 判断：虚拟存储器是为了解决内存不足而采取的方法。 A. 对 B. 错
参是： A 你选择的答案是： A
. 把常用的程序或数据存放在只读存储器中，固定在系统中使用，称为（ ）。 A. 硬化 B. 硬件 C. 固件 D. 启动程序 参是： C
你选择的答案是： C
65. 采用变形补码判溢出，当发生正溢时，其两位符号位为（ ）。 A. 00 B. 01 C. 10 D. 11
参是： B 你选择的答案是： B
66. 移码表示法主要用于表示（ ）数的阶码E，以利于比较两个指数的大小和（操作。
A. 浮点 对阶 B. 定点 对阶 C. 浮点 阶码加减 D. 定点 阶码加减 参是： A 你选择的答案是： A
67. 一台数字计算机中的部件基本可划分为两部分，是（ ）。 A. 控制部件和时序部件 B. 控制部件和执行部件 C. 运算部件和操作部件 D. 算术部件和逻辑部件 参是： B 你选择的答案是： B
68. 下列不是磁盘存储器的主要技术指标（ ）。 A. 存储密度 B. 存储容量 C. 访问时间 D. 数据传输率 参是： C 你选择的答案是： A
69. 目前在小型和微型计算机里最普遍采用的字母与字符编码是（ ）。 A. BCD码
B. 八进制代码 C. 十六进制代码 D. ASCII码 参是： D 你选择的答案是： D
70. 在请求方式下，若有N个设备，则（ ）。
）A. 有一个总线请求信号和一个总线响应信号 B. 有N个总线请求信号和N个总线响应信号 C. 有一个总线请求信号和N个总线响应信号 D. 有N个总线请求信号和一个总线响应信号 参是： B 你选择的答案是： B
71. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令的地址已存放在PC中，指令功能是将R1中的数据送入R2中，那么该指令周期过程是（ ）。 A. M→DR,PC→AR,DR→IR,R1→R2 B. PC→AR,M→DR,DR→IR,R1→R2 C. PC→AR,DR→IR,M→DR,R1→R2 D. PC→AR,M→DR,DR→IR,R1→X 参是： B 你选择的答案是： B
72. 在微程序控制器中，一条微指令一般有两部分组成，一是操作控制字段，一是（ ）控制字段。 A. 微命令 B. 格式 C. 解释 D. 顺序
参是： D 你选择的答案是： D
73. 总线的一次信息传送过程，大致可分为如下五个阶段，下列选项不是五阶段之一的是（ ）。 A. 请求总线 B. 总线授权
C. 寻址(目的地址) D. 信息传送和状态返回 参是： B 你选择的答案是： B
74. 在行波进位补码加/减器中，影响加/减器运算速度的关键因素是（ ）。 A. 门电路的级延迟 B. 元器件速度 C. 进位传递延迟
D. 各位全加器速度的不同 参是： C
你选择的答案是： C
75. 下列中，( )不是对一计算机指令系统的要求。 A. 完备性 B. 规整性 C. 复杂性 D. 兼容性
参是： C 你选择的答案是： C
76. 对同一计算机系统的存储体系中不同存储器速度排序最合理的是（A. cache>主存>外存 B. cache>外存>主存 C. 主存>外存>cache D. 外存>主存>cache 参是： A 你选择的答案是： A
77. 在存储器中存放1位二进制数的存储单位称为（ ）。 A. 存储位元 B. 存储单元 C. 存储字节 D. 存储字
参是： A 你选择的答案是： A
78. 计算机系统中采用补码运算的目的是为了（ ）。 A. 与手工运算方式保持一致 B. 提高运算过程的清晰度 C. 简化运算器的设计 D. 提高运算的精度 参是： C 你选择的答案是： C
79. 下列不是补码加法的特点的是（ ）。 A. 符号位参加运算
B. 在模2(n+1次方)意义下相加
C. 相加的和超出2(n+1次方)的进位丢掉 D. 与原码处理方法相同 参是： D 你选择的答案是： D
80. 系统总线中的数据线、地址线和控制线是根据（ ）来划分的。 A. 总线所处的位置
。 ） B. 总线的传输方向 C. 总线传输的内容 D. 以上3个都不对 参是： C 你选择的答案是： C
81. 某机字长32位，其中1位符号位，31位表示尾数。若用定点整数表示，则最大正整数是（ ）。
A. +（2(31次方)-1） B. +（2(30次方)-1） C. +2(31次方) D. +2(30次方) 参是： A 你选择的答案是： A
82. 在16位机中，有一指令含两地址，指令总宽度是32位，其源地址是寄存器间接寻址方式，目标地址是直接寻址方式，则该指令是（ ）。 A. 双字长RS型 B. 双字长SS型 C. 单字长RR型 D. 单字长SS型 参是： B 你选择的答案是： B
83. 译码器对一条指令译码的结果是产生（ ）。 A. 微操作信号序列 B. 指令结果 C. 地址码
D. 控制运算器的译码信号 参是： D 你选择的答案是： D
84. 判断：各种外围设备一般通过适配器与总线相连。 A. 对 B. 错
参是： A 你选择的答案是： A
85. 判断：如果CPU访问cache/主存系统时，没命中cache，则一定会将包含访问字的内存块调入cache。 A. 对 B. 错
参是： B 你选择的答案是： B
86. 判断：分布式仲裁不需要仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。 A. 对 B. 错
参是： A 你选择的答案是： A
87. 操作数在存储器中，其地址的基地址在基址寄存器中，其地址的偏移量写在指令中，则是（ ）方式。 A. 基址寻址 B. 段寻址 C. 相对寻址
D. 寄存器偏移寻址 参是： A 你选择的答案是： A
88. 平均等待时间和磁盘转速有关，它用磁盘旋转一周所需时间的一半来表示。若固定头盘转速高达6000转/分，故平均等待时间为（ A. 5ms B. 10ms C. 15ms D. 20ms
参是： A 你选择的答案是： A
. 判断：格式化容量是指按照某种特定的记录格式所能存储信息的总量，也就是用户可以真正使用的容量。 A. 对 B. 错
参是： A 你选择的答案是： A
90. 在16位机中，有一指令含两地址，指令总宽度是16位，其源地址是寄存器寻址方式，目标地址是寄存器间接寻址方式，则该指令是（ ）。 A. 双字长RS型 B. 双字长SS型 C. 单字长RR型 D. 单字长RS型 参是： D 你选择的答案是： D
91. 在PCI总线信号中，LOCK#信号功能表示（ ）。 A. 总线时钟线
B. 复位信号线 C. 停止信号线 D. 锁定信号线 参是： D 你选择的答案是： D
92. 在cache/主存系统中，当采用（ ）映射方式时，不需替换策略。 A. 随机 B. 全相联 C. 直接 D. 组相联
参是： C 你选择的答案是： C
93. FLASH存储元是在（ ）存储元基础上发展起来的。 A. PROM B. RAM C. EPROM D. EEPROM
参是： C 你选择的答案是： C
94. 在微型机中，CPU访问各类存储器的访存周期有快到慢的次序为（ ）。 A. Cache 内存 磁盘 磁带 B. 内存 磁盘 磁带 Cache C. 磁盘 内存 磁带 Cache D. 磁盘 Cache 内存 磁带 参是： A 你选择的答案是： A
95. 操作数在存储器中，其地址也在存储器中，其地址的地址写在指令中，则是（ 方式。
A. 相对寻址 B. 直接寻址 C. 间接寻址
D. 寄存器间接寻址 参是： C 你选择的答案是： C
96. 判断：总线的电气特性定义每一根线上信号的传递方向及有效电平范围。（ ）A. 对 B. 错
参是： A 你选择的答案是： A
）
97. 计算机使用总线结构的主要优点是便于实现积木化，同时（ ）。 A. 减少了信息传输量 B. 提高了信息传输的速度 C. 减少了信息传输线的条数 D. 加重了CPU的工作量 参是： C 你选择的答案是： C
98. 在微程序控制器的CPU中，一条指令的执行是通过执行多条（ ）来实现的，称为微程序。 A. 微指令 B. 微程序 C. 信号 D. 微命令
参是： A 你选择的答案是： A
99. CPU执行一段程序时，cache完成的次数为950次，主存完成的次数为50次。已知cache的存取周期为50ns，主存的存取周期为300ns，则命中率为（ ）。 A. 950/（950+50） B. 50/（950+50） C. 50/（50+300） D. 300/（300+50） 参是： A 你选择的答案是： A
100. 判断：加大cache容量就能提高cache/主存系统的效率。 A. 对 B. 错
参是： B 你选择的答案是： B
101. 假设x=+0.1011, y=+0.0110，则用补码运算[x-y]补=（ ）。 A. 0.0101 B. 0.0001 C. 1.1011 D. 1.1111
参是： A 你选择的答案是： A
102. 在一指令系统中，若指令长度随需而异，则称（ ）指令字结构。 A. 单字长 B. 双字长
C. 变长 D. 等长
参是： C 你选择的答案是： C
103. AR用来保存（ ）所访问的数据地址。 A. 下一次 B. 当前 C. 之前 D. 将来
参是： B 你选择的答案是： B
104. 运算器的设计，主要是围绕着（ ）和寄存器同数据总线之间如何传送操作数和运算结果而进行的。 A. 全加器 B. 函数发生器 C. ALU D. 控制器
参是： C 你选择的答案是： C
105. 主存的块可以映射到cache的固定组中任一行，则是（ ）映射方式。 A. 全相联 B. 组相联 C. 直接 D. 随机
参是： B 你选择的答案是： B
106. 控制器是（ ）。 A. 控制部件 B. 执行部件 C. 算术部件 参是： A 你选择的答案是： A
107. 作为计算机的存储介质，基本要求是介质有（ ）个明显区别的物理状态。 A. 1 B. 2 C. 4 D. 8
参是： B 你选择的答案是： B
108. 判断：计算机工作过程是在控制器控制下反复取出指令并执行指令的过程。 A. 对 B. 错
参是： A 你选择的答案是： A
109. 计算机主机和终端串行传送数据时，要进行串-并或并-串转换，这样的转换（ ）。 A. 只有通过专门的硬件实现
B. 可以通过软件实现，并非一定用硬件实现 C. 只能用软件实现 D. 以上3项都不对 参是： B 你选择的答案是： B
110. 在Intel 80386CPU中，（ ）cache。 A. 包含 B. 不包含
参是： B 你选择的答案是： B
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有11道，按百分制计算，你的成绩为：55 1. 微程序控制器中，微命令的编码方法一般有（ ）表示法、编码表示法和混合表示法三种。 A. 位 B. 段 C. 命令 D. 直接 参是： D 你选择的答案是： D 2. 在微程序控制器的CPU中，一条指令的执行是通过执行多条（ ）来实现的，称为微程序。 A. 微指令 B. 微程序 C. 信号 D. 微命令 参是： A 你选择的答案是： A 3. 微程序控制器中，微程序中后续微地址采用计数器方式生成，则可产生（ ）微地 址。 A. 顺序 B. 跳跃 参是： A 你选择的答案是： A 4. 不同的信号共用一组信号线，分时传送，这种总线传输方式是（ ）传输。 A. 串行 B. 并行 C. 猝发 D. 复用 参是： D 你选择的答案是： D 5. 在硬布线控制器中，计算机的控制器输入信息一般有三组，一是（部件的反馈信息，三是时序信号。 A. PC的输出 B. IR的输出 C. 微指令输出 D. 指令译码器的输出 参是： D 你选择的答案是： D 6. 取指令的结果是将取来的指令送入（ ）中。 A. PC B. AR C. DR D. IR 参是： D 你选择的答案是： D 7. 输出设备的功能是将（ ）提供给外围设备。 A. 指令 B. 数据 C. 效果 D. 介质 参是： B 你选择的答案是： B 8. 在微型计算机系统中，主机和高速硬盘进行数据交换一般采用（ A. 程序查询 B. 程序中断 C. DMA方式 D. 通道方式 ），二是执行）方式。 参是： C 你选择的答案是： C 9. 计算机运行过程中，流水线会因各种相关而发生断流。其相关一般分类为：资源相关、数据相关和（ ）相关。 A. 程序 B. 指令 C. CPU D. 控制 参是： D 你选择的答案是： D 10. 判断：同步定时适用于总线长度较短、各功能模块存取时间比较长的情况。 A. 对 B. 错 参是： B 你选择的答案是： B 11. 在磁盘机中，如果某文件长度超过一个磁道的容量，应将它记录在同一个柱面上，因为不需要重新找道，数据读/写速度快。 A. 对 B. 错 参是： A 你选择的答案是： A 12. 硬连线控制器中，执行不同的机器指令通过激活一系列彼此很不相同的（ ）来实现对指令的解释。 A. 电路 B. 寄存器 C. 存储器 D. 控制信号 参是： D 你选择的答案是： 13. 在同步通信中，一个总线周期的传输过程是（ ）。 A. 先传送数据，再传输地址 B. 先传送地址，再传输数据 C. 只传输数据 D. 只传输地址 参是： B 你选择的答案是： 14. 在链式查询方式下，若有N个设备，则（ ）。 A. 有N条总线请求线 B. 无法确定有几条总线请求线 C. 只有一条总线请求线 D. 有2条总线请求线 参是： C 你选择的答案是： 15. 在中断响应过程中，保护程序计数器PC的作用是（ ）。 A. 使CPU能找到中断处理程序的入口地址 B. 使中断返回后，能回到断点处继续原程序的执行 C. 使CPU和外部设备能并行工作 D. 为了实现中断嵌套 参是： B 你选择的答案是： 16. 所谓相斥性微操作，是指不能在同时或同一（ ）周期内并行执行的操作。 A. 时钟 B. CPU C. 总线 D. 指令 参是： B 你选择的答案是： 17. 一CPU中有两个微命令，R1#对应的微操作是将R1寄存器中内容送到总线上，R2#对应的微操作是将R2寄存器中内容送到总线上。已知R1与R2共用总线。那么，这两个微命令是（ ）。 A. 没关系的 B. 相容的 C. 相斥的 D. 因为条件不足,不能确定它们的相容相斥关系 参是： C 你选择的答案是： 18. 磁盘控制器作为主机与驱动器之间的控制器，它需要有两个方面的接口：一个是与主机的接口，控制外存与主机总线之间交换数据，称为（ ）；另一个是与设备的接口，根据主机 命令控制设备的操作，称为（ ）。 A. 系统级接口 广播级接口 B. 广播级接口 设备级接口 C. 广播级接口 广集级接口 D. 系统级接口 设备级接口 参是： D 你选择的答案是： 19. 微程序控制器一般由（ ）、微指令寄存器和地址转移逻辑三部分组成。 A. 微指令 B. 微程序 C. 控制存储器 D. cache 参是： C 你选择的答案是： 20. 中断发生时，程序计数器内容的保护和更新，是由（ ）完成的。 A. 硬件自动 B. 进栈指令和转移指令 C. 访存指令 D. 访内指令 参是： A 你选择的答案是：
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有19道，按百分制计算，你的成绩为：95 1. 微程序控制器中，控制存储器中存放了机器指令系统（ ）机器指令对应的微程序。 A. 主要 B. 多数 C. 少数 D. 全部 参是： D 你选择的答案是： D 2. 鼠标器适合于用（ ）方式实现输入操作。 A. 程序查询 B. 程序中断 C. DMA D. 通道 参是： B 你选择的答案是： B 3. 判断：可移动磁头固定盘片的磁盘机特点是一片或一组盘片固定在主轴上，盘片不可更换。 A. 对 B. 错 参是： A 你选择的答案是： A 4. 磁盘组存储区域内径22cm ，外径33cm，道密度为40道/cm，共有（ ）个柱面? A. 110 B. 200 C. 220 D. 420 参是： C 你选择的答案是： C 5. 硬磁盘机在读出时，数据要进行（ ）转换。 A. 串-并 B. 并-串 C. 串 D. 并 参是： A 你选择的答案是： A 6. 判断：指令周期一定是CPU周期的整数倍。 A. 对 B. 错 参是： A 你选择的答案是： A 7. PSW中的标志位C是（ ）。 A. 结果进位标志 B. 结果为零标志 C. 结果为负标志 D. 结果溢出标志 参是： A 你选择的答案是： A 8. 判断：所谓总线带宽就是总线本身所能达到的最高传输速率，是衡量总线性能的重要指标，单位兆字节每秒(MB/s)。 A. 对 B. 错 参是： A 你选择的答案是： A 9. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令功能是将存储器中以（R1）地址中数据读出，送入R2，那么该指令执行过程是（ ）。 A. R1→M,M→DR,DR→R2 B. R1→AR,DR→M,DR→R2 C. R1→AR,R2→DR,M→R2 D. R1→AR,M→DR,DR→R2 参是： D 你选择的答案是： D 10. 计算机中，控制器的作用是根据（ ）信号产生一系列控制信号。 A. 数据 B. 微指令 C. 指令译码 D. 硬线电路 参是： C 你选择的答案是： C 11. HOST总线可与（ ）CPU相连。 A. 1个 B. 2个 C. 3个 D. 多个 参是： D 你选择的答案是： D 12. I/O与主机交换信息的方式中，中断方式的特点是（ ）。 A. CPU与设备串行工作，传送与主程序串行工作 B. CPU与设备并行工作，传送与主程序串行工作 C. CPU与设备并行工作，传送与主程序并行工作 D. CPU与设备串行工作，传送与主程序并行工作 参是： B 你选择的答案是： B 13. 多总线结构中，HOST总线一般不与（ ）相连。 A. 主存 B. cache C. CPU D. 显卡 参是： D 你选择的答案是： D 14. 计算机系统可以在不同的并行等级上采用流水线技术。其中，在运算操作步骤中采用流水技术可构成（ ）流水线。 A. 指令 B. 算术 C. 处理机 D. CPU 参是： B 你选择的答案是： B 15. 在磁盘存储容量中，格式化容量一般是非格式化容量的（ ）。 A. 50%-60% B. 60%-70% C. 70%-80% D. 80%-90% 参是： B 你选择的答案是： B 16. 描述 PCI 总线中基本概念不正确的句子是（ ）。 A. PC总线是一个与处理器无关的高速外围总线 B. PCI总线的基本传输机制是猝发式传送 C. PCI主要连接高速的设备 D. 系统中只允许有一条PCI总线 参是： D 你选择的答案是： D 17. 外围设备的功能是（ ）。 A. 在计算机和其他机器之间提供联系 B. 计算机和用户之间提供联系 C. a和b D. a和b都不对 参是： C 你选择的答案是： D 18. 硬磁盘机主要由磁记录介质、磁盘控制器、（ ）三大部分组成。 A. 磁盘转动装置 B. 磁盘读写装置 C. 磁盘电动机 D. 磁盘驱动器 参是： D 你选择的答案是： D 19. 计算机中的并行可以有时间并行、空间并行、时间并行＋空间并行。其中，时间并行指（ ）。 A. 同步运行 B. 时间重叠 C. 异步运行 D. 资源重复 参是： B 你选择的答案是： B 20. 判断：分布式仲裁不需要仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。 A. 对 B. 错 参是： A 你选择的答案是： A
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有5道，按百分制计算，你的成绩为：25 1. 判断：每个记录块由头部空白段、序标段、数据段、校验字段及尾部空白段组成。 A. 对 B. 错 参是： A 你选择的答案是： A 2. 主机与设备传送数据，采用（ ）时，主机与设备是串行工作的。 A. 程序查询方式 B. 外围处理机方式 C. DMA方式 D. 通道方式 参是： A 你选择的答案是： A 3. 采用方框图来表示指令周期时，取指令后的菱形译码框，在时间上（ ）。 A. 是一个CPU周期 B. 不是单独的CPU周期 C. 是一个时钟周期 D. 一般等同于一个存储周期 参是： B 你选择的答案是： B 4. 控制器的设计方法可分为时序逻辑型和存储逻辑型，对应的控制器称为（ ）和微程序控制器。 A. 时序控制器 B. 指令控制器 C. 硬布线控制器 D. 数据控制器 参是： C 你选择的答案是： C 5. 在硬磁盘盘片中，每个扇区开始时由（ ）产生一个扇标脉冲。 A. 磁盘驱动器 B. 温盘驱动器 C. 磁盘控制器 D. 磁记录介质 参是： C 你选择的答案是： C 6. 判断：为进行读/写操作，要求定出磁道的起始位置，这个起始位置称为索引。 A. 对 B. 错 参是： A 你选择的答案是： 7. 世界上第1台计算机是在（ ）年制造的。 A. 1935 B. 1936 C. 1945 D. 1946 参是： D 你选择的答案是： 8. 判断：DMA方式适用于内存和大型设备之间的数据传输。（ ） A. 对 B. 错 参是： B 你选择的答案是： 9. 把常用的程序或数据存放在只读存储器中，固定在系统中使用，称为（ ）。 A. 硬化 B. 硬件 C. 固件 D. 启动程序 参是： C 你选择的答案是： 10. 判断：CPU一般由运算器、控制器、寄存器、时序部件、数据通路、中断部件、总线接口等部分组成。 A. 对 B. 错 参是： A 你选择的答案是： 11. 中断服务程序的最后一条指令是（ ）。 A. 转移指令 B. 出栈指令 C. 入栈指令 D. 中断返回指令 参是： D 你选择的答案是： 12. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令功能是将R1中数据存入以（R2）为地址的存储单元中，那么该指令执行过程是（ ）。 A. R2→AR,R1→DR,DR→M B. R1→AR,DR→M,DR→R2 C. R1→AR,R2→DR,M→R2 D. R1→AR,M→DR,DR→R2 参是： A 你选择的答案是： 13. 下列不是总线的特性的是（ ）。 A. 物理特性 B. 电器特性 C. 运算特性 D. 功能特性 参是： C 你选择的答案是： 14. 运算器是（ ）。 A. 控制部件 B. 执行部件 参是： B 你选择的答案是： 15. 下列不是LAGACY总线的是（ ）。 A. ISA B. EISA C. MCA D. PCI 参是： D 你选择的答案是： 16. 判断：两个扇标脉冲之间的一段磁道区域即为一个扇区(一记录块)。 A. 对 B. 错 参是： A 你选择的答案是： 17. （ ）部件一般要通过反馈线向（ ）部件反馈信息，以决定下一步操作控制。 A. 控制、执行 B. 执行、控制 C. 内部、外部 D. 外部、内部 参是： B 你选择的答案是： 18. 控制不同操作序列时序信号的方法，一般有（ ）、异步控制、联合控制三种方式。 A. 同步控制 B. 定长控制 C. 等时控制 D. 周期控制 参是： A 你选择的答案是： 19. 总线的半同步通信方式（ ）。 A. 不采用时钟信号，只采用握手信号 B. 不采用握手信号，只采用时钟信号 C. 既采用时钟信号，又采用握手信号 D. 既不采用时钟信号，又不采用握手信号 参是： C 你选择的答案是： 20. 某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是（ ）? A. MB/s B. 128MB/s C. 132MB/s D. 256MB/s 参是： C 你选择的答案是：
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有6道，按百分制计算，你的成绩为：30 1. 在三种集中式总线仲裁中（ ）方式响应时间最快。 A. 链式查询方式 B. 计时器查询方式 C. 请求方式 D. a和b 参是： C 你选择的答案是： C 2. 判断：CPU一般由运算器、控制器、寄存器、时序部件、数据通路、中断部件、总线接口等部分组成。 A. 对 B. 错 参是： A 你选择的答案是： A 3. 微程序控制器在可维护性方面（ ）硬布线控制器。 A. 优于 B. 不如 C. 等同 参是： A 你选择的答案是： A 4. 判断：时序信号的异步控制方式中，每个部件操作按需要的时间进行，所以执行效率要高于同步控制方式。（ ） A. 对 B. 错 参是： B 你选择的答案是： B 5. 下列I/O控制方式，主要是由硬件实现的是（ ）。 A. 程序查询方式 B. 程序中断方式 C. 通道方式 D. 以上3项都不对 参是： C 你选择的答案是： C 6. 当信息传送时，对每个数据位都需要单独一条传输线，且采用电位传送，是（ ）传送方式 A. 串行 B. 并行 C. 分时 D. 串并行 参是： B 你选择的答案是： B 7. 主机从外部获取信息的设备称为（ ）。 A. 外部存储器 B. 外围设备 C. 输入设备 D. 输出设备 参是： C 你选择的答案是： 8. 判断：计算机通过适配器仅可以实现高速CPU与低速外设之间工作速度上的匹配和同步。 A. 对 B. 错 参是： B 你选择的答案是： 9. 当信息传送时，只有一条传输线，且采用脉冲传送，是（ ）传送方式。 A. 串行 B. 并行 C. 分时 D. 串并行 参是： A 你选择的答案是： 10. 判断：对多个主设备提出的占用总线请求，一般采用优先级或公平策略进行仲裁。 A. 对 B. 错 参是： A 你选择的答案是： 11. 判断：非格式化容量是磁记录表面可以利用的磁化单元 总数。 A. 对 B. 错 参是： A 你选择的答案是： 12. 磁盘驱动器包括写入电路与读出电路、读写转换开关、读写磁头与（ ）等。 A. 磁头定位伺服系统 B. 磁盘电动机 C. 磁盘转动装置 D. 磁盘驱动器 参是： A 你选择的答案是： 13. 判断：数据传输率也可以写成Dr=D·v(字节/秒)，其中D为位密度，v为磁盘旋转的线速度。 A. 对 B. 错 参是： A 你选择的答案是： 14. 判断：固定磁头磁盘机 特点是磁头位置固定，磁盘的每一个磁道对应一个磁头，盘片可更换。 A. 对 B. 错 参是： B 你选择的答案是： 15. 一台数字计算机中的部件基本可划分为两部分，是（ ）。 A. 控制部件和时序部件 B. 控制部件和执行部件 C. 运算部件和操作部件 D. 算术部件和逻辑部件 参是： B 你选择的答案是： 16. 在同步通信中，一个总线周期的传输过程是（ ）。 A. 先传送数据，再传输地址 B. 先传送地址，再传输数据 C. 只传输数据 D. 只传输地址 参是： B 你选择的答案是： 17. 计算机系统可以在不同的并行等级上采用流水线技术。其中，在程序步骤中采用流水技术可构成（ ）流水线。 A. 指令 B. 算术 C. 处理机 D. CPU 参是： C 你选择的答案是： 18. 在磁盘机中，如果某文件长度超过一个磁道的容量，应将它记录在同一个柱面上，因为不需要重新找道，数据读/写速度快。 A. 对 B. 错 参是： A 你选择的答案是： 19. 判断：一般用从内存中读取一个指令的最短时间来规定CPU周期。 A. 对 B. 错 参是： A 你选择的答案是： 20. 判断：CPU同计算机系统的其他高速功能部件的总线，称为系统总线。 A. 对 B. 错 参是： A 你选择的答案是：
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有19道，按百分制计算，你的成绩为：95 1. 主机与设备传送数据，采用（ ）时，主机与设备是串行工作的。 A. 程序查询方式 B. 外围处理机方式 C. DMA方式 D. 通道方式 参是： A 你选择的答案是： A 2. 对于同一CPU通路来讲，不同指令的取指令周期过程是（ ）。 A. 相同的 B. 不同的 C. 不一定相同或不相同 参是： A 你选择的答案是： A 3. 在三种集中式总线仲裁中（ ）方式响应时间最快。 A. 链式查询方式 B. 计时器查询方式 C. 请求方式 D. a和b 参是： C 你选择的答案是： C 4. 下列不是总线的特性的是（ ）。 A. 物理特性 B. 电器特性 C. 运算特性 D. 功能特性 参是： C 你选择的答案是： C 5. 微程序控制器在速度方面（ ）硬布线控制器。 A. 优于 B. 不如 C. 等同 参是： B 你选择的答案是： B 6. I/O接口中的数据缓冲器的作用是（ ）。 A. 用来暂存外部设备和CPU之间传送的数据 B. 用来暂存外部设备的状态 C. 用来暂存外部设备的地址 D. 以上都不是 参是： A 你选择的答案是： A 7. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令的地址已存放在PC中，取指令的过程是PC→AR,M→DR,DR→IR,则此过程的微操作信号序列是（ ）。 A. PCo,G,ARi| R | DRo,G,Iri B. PCo,ARi | R| DRo,G,Iri C. PCo,G,ARi| G | DRo,G,IRi D. PCo,G, ARo|G |DRo,G,IRi 参是： A 你选择的答案是： A 8. CPU的组成部分有运算器、控制器和（ ）。 A. 寄存器 B. cache C. 多路开关 D. 前三个都是CPU的组成部分 参是： D 你选择的答案是： D 9. 当代的总线标准能支持的数据传送模式中，下列选项不正确的是（ ）。 A. 读、写操作和块传送操作 B. 写后读、读修改写操作 C. 广播、广集操作 D. 以上三项都错误 参是： D 你选择的答案是： D 10. 下列叙述中正确的是（ ）。 A. 程序中断方式和DMA方式中实现数据传送都需要中断请求 B. 程序中断方式中有中断请求，DMA方式中没有中断请求 C. 程序中断方式和DMA方式中都有中断请求，但目的不同 D. 程序中断方式和DMA方式中都有中断请求，但目的相同 参是： C 你选择的答案是： C 11. 在技术指标上，外围设备不断采用新技术，下列不是外围设备的发展方向的是（ ）。 A. 低成本 B. 大体积 C. 高速 D. 低功耗 参是： B 你选择的答案是： B 12. 当信息传送时，只有一条传输线，且采用脉冲传送，是（ ）传送方式。 A. 串行 B. 并行 C. 分时 D. 串并行 参是： A 你选择的答案是： A 13. PSW中的标志位C是（ ）。 A. 结果进位标志 B. 结果为零标志 C. 结果为负标志 D. 结果溢出标志 参是： A 你选择的答案是： A 14. 判断：在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定，因此，同步定时具有较低的传输频率。 A. 对 B. 错 参是： B 你选择的答案是： B 15. 计算机系统可以在不同的并行等级上采用流水线技术。其中，在运算操作步骤中采用流水技术可构成（ ）流水线。 A. 指令 B. 算术 C. 处理机 D. CPU 参是： B 你选择的答案是： B 16. （ ）部件一般要通过反馈线向（ ）部件反馈信息，以决定下一步操作控制。 A. 控制、执行 B. 执行、控制 C. 内部、外部 D. 外部、内部 参是： B 你选择的答案是： B 17. 磁盘驱动器包括写入电路与读出电路、读写转换开关、读写磁头与（ ）等。 A. 磁头定位伺服系统 B. 磁盘电动机 C. 磁盘转动装置 D. 磁盘驱动器 参是： A 你选择的答案是： A 18. 判断：磁盘记录面可用n磁道m扇区的磁盘地址找到实际磁盘上与之相对应的记录区。 A. 对 B. 错 参是： A 你选择的答案是： A 19. 控制器的设计方法可分为时序逻辑型和存储逻辑型，对应的控制器称为（ ）和微程序控制器。 A. 时序控制器 B. 指令控制器 C. 硬布线控制器 D. 数据控制器 参是： C 你选择的答案是： 20. 在硬布线控制器中，每一控制信号的产生由指令译码信息、反馈信息和（ ）决定。 A. PC中的内容 B. IR中的内容 C. 时序信息 D. 过程信息 参是： C 你选择的答案是： C
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有19道，按百分制计算，你的成绩为：95 1. 判断：对于同一CPU通路来讲，不同指令的执行过程是相同的。（ ） A. 对 B. 错 参是： B 你选择的答案是： B 2. 判断：硬磁盘的磁道编址是从内向外依次编号，最内圈的编号为0。（ ） A. 对 B. 错 参是： B 你选择的答案是： B 3. 判断：一般用从内存中读取一个指令的最短时间来规定CPU周期。 A. 对 B. 错 参是： A 你选择的答案是： A 4. 中断服务程序的最后一条指令是（ ）。 A. 转移指令 B. 出栈指令 C. 入栈指令 D. 中断返回指令 参是： D 你选择的答案是： D 5. 总线的分布式仲裁是以（ ）仲裁策略为基础。 A. 公平 B. 查询 C. 优先级 D. 随机优先 参是： C 你选择的答案是： C 6. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令功能是将存储器中以（R1）地址中数据读出，送入R2，那么该 指令执行过程是（ ）。 A. R1→M,M→DR,DR→R2 B. R1→AR,DR→M,DR→R2 C. R1→AR,R2→DR,M→R2 D. R1→AR,M→DR,DR→R2 参是： D 你选择的答案是： D 7. 判断：一个磁盘存储器所能存储的字节总数，称为磁盘存储器的存储容量。 A. 对 B. 错 参是： A 你选择的答案是： A 8. 目前在小型和微型计算机里最普遍采用的字母与字符编码是（ ）。 A. BCD码 B. 八进制代码 C. 十六进制代码 D. ASCII码 参是： D 你选择的答案是： D 9. 在同步总线操作时序中，如果是总线的（ ）周期，CPU将数据放到数据总线上，待数据稳定后CPU发出一个写命令，存储器模块在第3个时钟周期存入数据。 A. 读 B. 写 C. 读写 D. 存取 参是： B 你选择的答案是： C 10. 在计算机系统中，外围设备通过（ ）与主板的系统总线相连接的。 A. 适配器 B. 设备控制器 C. 计数器 D. 寄存器 参是： A 你选择的答案是： A 11. （ ）部件接受控制部件的微命令后所进行的操作，称为微操作。 A. 运算 B. 存储 C. 外部 D. 执行 参是： D 你选择的答案是： D 12. 判断：同步定时适用于总线长度较短、各功能模块存取时间比较长的情况。 A. 对 B. 错 参是： B 你选择的答案是： B 13. 在微程序控制器的CPU中，一条指令的执行是通过执行多条（ ）来实现的，称为微程序。 A. 微指令 B. 微程序 C. 信号 D. 微命令 参是： A 你选择的答案是： A 14. 判断：一个更高级优先级的中断请求可以中断另一个中断处理程序的执行。 A. 对 B. 错 参是： B 你选择的答案是： B 15. PSW用来保存由算术和逻辑指令运算或测试结果的（ ）。 A. 状态 B. 标志 C. 状态和标志 D. 内容 参是： C 你选择的答案是： C 16. 在集中式总线仲裁中（ ）方式对电路故障最敏感。 A. 链式查询方式 B. 计时器定时方式 C. 请求方式 D. a和b 参是： A 你选择的答案是： A 17. 判断：单总线结构的计算机系统，一般适用于功能简单的实验仪器型机器的设计。（ ） A. 对 B. 错 参是： A 你选择的答案是： A 18. 计算机运行过程中，流水线会因各种相关而发生断流。其相关一般分类为：资源相关、（ ）相关和控制相关。 A. 程序 B. 数据 C. CPU D. 控制器 参是： B 你选择的答案是： B 19. 判断：外部设备一旦申请中断，便能立即得到CPU的响应。 A. 对 B. 错 参是： B 你选择的答案是： B 20. 不同的信号共用一组信号线，分时传送，这种总线传输方式是（ ）传输。 A. 串行 B. 并行 C. 猝发 D. 复用 参是： D 你选择的答案是： D
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有19道，按百分制计算，你的成绩为：95 1. 在微指令采用编码表示法时，一段3位的编码最多可表示（ ）个微命令。 A. 3 B. 7 C. 8 D. 9 参是： B 你选择的答案是： B 2. 控制器是（ ）。 A. 控制部件 B. 执行部件 C. 算术部件 参是： A 你选择的答案是： A 3. 控制部件通过（ ）向执行部件发出命令，这种控制命令叫做微命令。 A. 地址线 B. 数据线 C. 控制线 D. 执行线 参是： C 你选择的答案是： C 4. 接口即I/O设备适配器，具体指CPU和主存、外围设备之间通过总线进行连接的逻辑部件。 A. 对 B. 错 参是： A 你选择的答案是： A 5. 判断：格式化容量是指按照某种特定的记录格式所能存储信息的总量，也就是用户可以真正使用的容量。 A. 对 B. 错 参是： A 你选择的答案是： A 6. HOST总线可与（ ）CPU相连。 A. 1个 B. 2个 C. 3个 D. 多个 参是： D 你选择的答案是： D 7. 判断：CPU一般由运算器、控制器、寄存器、时序部件、数据通路、中断部件、总线接口等部分组成。 A. 对 B. 错 参是： A 你选择的答案是： A 8. （ ）是冯.诺依曼计算机的组成思想。 A. 存储程序并执行程序 B. 取出指令并执行指令 C. 主机与外设构成硬件 D. 硬件与软件配合运行 参是： A 你选择的答案是： A 9. 总线中数据信号和地址信号分别用一组线路传输，这种传输方式称为（ ）。 A. 串行传输 B. 并行传输 C. 串-并传输 D. 并-串传输 参是： B 你选择的答案是： A 10. 微程序控制器一般由（ ）、微指令寄存器和地址转移逻辑三部分组成。 A. 微指令 B. 微程序 C. 控制存储器 D. cache 参是： C 你选择的答案是： C 11. 多总线结构中，HOST总线一般不与（ ）相连。 A. 主存 B. cache C. CPU D. 显卡 参是： D 你选择的答案是： D 12. （ ）部件一般要通过反馈线向（ ）部件反馈信息，以决定下一步操作控制。 A. 控制、执行 B. 执行、控制 C. 内部、外部 D. 外部、内部 参是： B 你选择的答案是： B 13. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令的地址已存放在PC中，取指令的过程是PC→AR,M→DR,DR→IR,则此过程的微操作信号序列是（ ）。 A. PCo,G,ARi| R | DRo,G,Iri B. PCo,ARi | R| DRo,G,Iri C. PCo,G,ARi| G | DRo,G,IRi D. PCo,G, ARo|G |DRo,G,IRi 参是： A 你选择的答案是： A 14. 判断：为了同步主方、从方的操作，必须制订定时协议；所谓定时就是事件出现在总线上的时序关系。 A. 对 B. 错 参是： A 你选择的答案是： A 15. 所谓相斥性微操作，是指不能在同时或同一（ ）周期内并行执行的操作。 A. 时钟 B. CPU C. 总线 D. 指令 参是： B 你选择的答案是： B 16. 主机与I/O设备传送数据时，采用（ ），CPU的效率最高。 A. 程序查询方式 B. 中断方式 C. DMA方式 D. 通道方式 参是： D 你选择的答案是： D 17. 在磁盘机中，如果某文件长度超过一个磁道的容量，应将它记录在同一个柱面上，因为不需要重新找道，数据读/写速度快。 A. 对 B. 错 参是： A 你选择的答案是： A 18. 一台数字计算机中的部件基本可划分为两部分，是（ ）。 A. 控制部件和时序部件 B. 控制部件和执行部件 C. 运算部件和操作部件 D. 算术部件和逻辑部件 参是： B 你选择的答案是： B 19. 判断：数据传输率也可以写成Dr=D·v(字节/秒)，其中D为位密度，v为磁盘旋转的线速度。 A. 对 B. 错 参是： A 你选择的答案是： A 20. 在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的出现，即建立在（ ）基础上。 A. 同一时钟 B. 授权 C. 优先 D. 应答式或互锁机制 参是： D 你选择的答案是： D
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有19道，按百分制计算，你的成绩为：95 1. 判断：外部设备一旦申请中断，便能立即得到CPU的响应。 A. 对 B. 错 参是： B 你选择的答案是： B 2. 运算器是（ ）。 A. 控制部件 B. 执行部件 参是： B 你选择的答案是： B 3. 多总线结构中，HOST总线一般不与（ ）相连。 A. 主存 B. cache C. CPU D. 显卡 参是： D 你选择的答案是： D 4. 磁盘驱动器基本结构主要由定位驱动系统、主轴系统和（ ）组成。 A. 数据处理系统 B. 指令处理系统 C. 数据转换系统 D. 指令转换系统 参是： C 你选择的答案是： C 5. 判断：所谓总线带宽就是总线本身所能达到的最高传输速率，是衡量总线性能的重要指标，单位兆字节每秒(MB/s)。 A. 对 B. 错 参是： A 你选择的答案是： A 6. 主机与I/O设备传送数据时，采用（ ），CPU的效率最高。 A. 程序查询方式 B. 中断方式 C. DMA方式 D. 通道方式 参是： D 你选择的答案是： D 7. 判断：为进行读/写操作，要求定出磁道的起始位置，这个起始位置称为索引。 A. 对 B. 错 参是： A 你选择的答案是： A 8. 带有处理器的终端一般称为（ ）。 A. 交互式终端 B. 智能终端 C. 远程终端 D. 以上3项都不对 参是： B 你选择的答案是： B 9. 计算机中的并行可以有时间并行、空间并行、时间并行＋空间并行。其中，时间并行指（ ）。 A. 同步运行 B. 时间重叠 C. 异步运行 D. 资源重复 参是： B 你选择的答案是： B 10. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令的地址已存放在PC中，指令功能是将R1中的数据送入R2 中，那么该指令周期过程是（ ）。 A. M→DR,PC→AR,DR→IR,R1→R2 B. PC→AR,M→DR,DR→IR,R1→R2 C. PC→AR,DR→IR,M→DR,R1→R2 D. PC→AR,M→DR,DR→IR,R1→X 参是： B 你选择的答案是： B 11. 微程序控制器一般由（ ）、微指令寄存器和地址转移逻辑三部分组成。 A. 微指令 B. 微程序 C. 控制存储器 D. cache 参是： C 你选择的答案是： C 12. 接口即I/O设备适配器，具体指CPU和主存、外围设备之间通过总线进行连接的逻辑部件。 A. 对 B. 错 参是： A 你选择的答案是： A 13. 判断：指令周期一定是CPU周期的整数倍。 A. 对 B. 错 参是： A 你选择的答案是： A 14. 判断：盘片的上下两面都能记录信息，通常把磁盘片表面称为记录面；记录面上一系列同心圆称为磁道。 A. 对 B. 错 参是： A 你选择的答案是： A 15. 判断：位密度是磁道单位长度上能记录的二进制代码位数， 单位为位/英寸。 A. 对 B. 错 参是： A 你选择的答案是： A 16. 微程序控制器在扩展性方面（ ）硬布线控制器。 A. 优于 B. 不如 C. 等同 参是： A 你选择的答案是： A 17. 对一台计算机来讲，CPU执行指令所需的时钟周期数是（ ）。 A. 固定的 B. 可变化的 参是： B 你选择的答案是： A 18. 计算机的工作过程也就是（ ）。 A. 对存储器的读写过程 B. 运算器的计算过程 C. 总线的传送过程 D. 依次取指令及执行指令的过程 参是： D 你选择的答案是： D 19. 同步传输之所以比异步传输具有较高的传输频率是因为同步传输（ ）。 A. 不需要应答信号 B. 总线长度较长 C. 用一个公共时钟信号进行同步 D. 各部件存取时间较为接近 参是： C 你选择的答案是： C 20. 在集中式总线仲裁中（ ）方式对电路故障最敏感。 A. 链式查询方式 B. 计时器定时方式 C. 请求方式 D. a和b 参是： A 你选择的答案是： A
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有19道，按百分制计算，你的成绩为：95 1. 判断：磁盘存储器在单位时间内向主机传送数据的字节数，叫数据传输率，传输率与存储设备和主机接口逻辑有关。 A. 对 B. 错 参是： A 你选择的答案是： A 2. 在同步通信中，一个总线周期的传输过程是（ ）。 A. 先传送数据，再传输地址 B. 先传送地址，再传输数据 C. 只传输数据 D. 只传输地址 参是： B 你选择的答案是： B 3. 判断：面密度是位密度和道密度的乘积，单位为位/平方英寸。 A. 对 B. 错 参是： A 你选择的答案是： A 4. 判断：一般用从内存中读取一个指令的最短时间来规定CPU周期。 A. 对 B. 错 参是： A 你选择的答案是： A 5. 判断：CPU内部连接各寄存器及运算部件之间的总线，称为CPU内部总线。 A. 对 B. 错 参是： A 你选择的答案是： A 6. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令的地址已存放在PC中，取指令的过程是PC→AR,M→DR,DR→IR,则此过程的微操作信号序列是（ ）。 A. PCo,G,ARi| R | DRo,G,Iri B. PCo,ARi | R| DRo,G,Iri C. PCo,G,ARi| G | DRo,G,IRi D. PCo,G, ARo|G |DRo,G,IRi 参是： A 你选择的答案是： A 7. 微程序控制器中，微命令的编码方法一般有（ ）表示法、编码表示法和混合表示法三种。 A. 位 B. 段 C. 命令 D. 直接 参是： D 你选择的答案是： D 8. 判断：时序信号的异步控制方式中，每个部件操作按需要的时间进行，所以执行效率要高于同步控制方式。（ ） A. 对 B. 错 参是： B 你选择的答案是： B 9. 磁盘组存储区域内径22cm ，外径33cm，道密度为40道/cm，共有（ ）个柱面? A. 110 B. 200 C. 220 D. 420 参是： C 你选择的答案是： C 10. 假设数据传送速率是120个字符/秒，每一个字符格式规定包含10个数据位(起始位、停止位、8个数据位)如图tu06020110，每个数据位占用的时间是（ ）? A. 0.266ms B. 0.486ms C. 0.833ms D. 0.956ms 参是： C 你选择的答案是： C 11. 由于外围设备种类多，特性各异，它们不直接同主机相连接，而是通过（ ）与总线相联。 A. 总线 B. 适配器 C. 外围设备控制器 D. 系统公共通路 参是： B 你选择的答案是： B 12. 用于笔记本电脑的外存储器一般是（ ）。 A. 软磁盘 B. 硬磁盘 C. 固态盘 D. 光盘 参是： C 你选择的答案是： C 13. 在微程序控制器中，微操作信号由（ ）产生，并且可以重复使用。 A. 微命令 B. 指令 C. 微指令 D. 译码器 参是： C 你选择的答案是： C 14. 中断发生时，程序计数器内容的保护和更新，是由（ ）完成的。 A. 硬件自动 B. 进栈指令和转移指令 C. 访存指令 D. 访内指令 参是： A 你选择的答案是： A 15. 一个I/O接口模块一般有两个接口：一是，和系统总线的接口；二是，和外设的接口。 A. 对 B. 错 参是： A 你选择的答案是： A 16. 完整的计算机系统一般由多级硬件及软件组成，其中，（ ）是计算机系统运行的基础。 A. 硬件系统 B. 软件系统 C. 汇编语言 D. 应用层 参是： A 你选择的答案是： A 17. PCI总线的基本传输机制采用的是（ ）。 A. 串行 B. 并行 C. 猝发式 D. 联合 参是： C 你选择的答案是： C 18. IR称为（ ），存放正在执行的指令。 A. 地址寄存器 B. 指令寄存器 C. 数据寄存器 D. 程序计数器 参是： B 你选择的答案是： B 19. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令执行过程是R2→AR,R,DR→R1,则此过程的微操作信号序列是（ ）。 A. R2o,ARi | R | Dro,R1i B. R2o,G,ARo | R | Dro,G,R1o C. R2o,G,ARi | R | Dro,G,R1i D. R2o,G,ARi | RW | DRo,G,R1i 参是： C 你选择的答案是： B 20. 描述 PCI 总线中基本概念不正确的句子是（ ）。 A. PC总线是一个与处理器无关的高速外围总线 B. PCI总线的基本传输机制是猝发式传送 C. PCI主要连接高速的设备 D. 系统中只允许有一条PCI总线 参是： D 你选择的答案是： D
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有19道，按百分制计算，你的成绩为：95 1. 多总线结构中，HOST总线一般不与（ ）相连。 A. 主存 B. cache C. CPU D. 显卡 参是： D 你选择的答案是： D 2. 在（ ）的计算机系统中，外设可以和主存存储器单元统一编址，因此系统不需使用I/O指令。 A. 单总线 B. 双总线 C. 三总线 D. 以上三种总线 参是： A 你选择的答案是： A 3. 在PCI总线信号中，AD[31-0]信号功能表示（ ）。 A. 总线时钟线 B. 复位信号线 C. 地址和数据复用线 D. 锁定信号线 参是： C 你选择的答案是： C 4. 判断：时序信号的同步控制方式，意味着受控制部件操作完成时间相同。（ ） A. 对 B. 错 参是： B 你选择的答案是： B 5. 在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的出现，即建立在（ ）基础上。 A. 同一时钟 B. 授权 C. 优先 D. 应答式或互锁机制 参是： D 你选择的答案是： D 6. 一般将计算机中的（ ）和主存储器一起称为主机。 A. 控制器 B. 运算器 C. CPU D. 总线 参是： C 你选择的答案是： C 7. 微程序控制器中，微命令采用直接表示法，也就是在微指令的操作控制字段中的每一位代表一个（ ）。 A. 微指令 B. 微命令 C. 微地址 D. 微程序 参是： B 你选择的答案是： B 8. 计算机中的并行可以有时间并行、空间并行、时间并行＋空间并行。其中，时间并行指（ ）。 A. 同步运行 B. 时间重叠 C. 异步运行 D. 资源重复 参是： B 你选择的答案是： B 9. 判断：在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定，因此，同步定时具有较低的传输频率。 A. 对 B. 错 参是： B 你选择的答案是： B 10. 计算机运行过程中，流水线会因各种相关而发生断流。其相关一般分类为：（ ）相关、数据相关和控制相关。 A. 程序 B. 指令 C. CPU D. 资源 参是： D 你选择的答案是： D 11. 判断：硬磁盘机是指记录介质为硬质圆形盘片的磁表面存储器。 A. 对 B. 错 参是： A 你选择的答案是： A 12. PSW中的标志位N是（ ）。 A. 结果进位标志 B. 结果为零标志 C. 结果为负标志 D. 结果溢出标志 参是： C 你选择的答案是： C 13. HOST总线是一个位数据线和32位地址线的同步总线，它可支持处理器（ ）的存储寻址空间。 A. 1GB B. 2GB C. 4GB D. 8GB 参是： C 你选择的答案是： C 14. PSW中的标志位Z是（ ）。 A. 结果进位标志 B. 结果为零标志 C. 结果为负标志 D. 结果溢出标志 参是： B 你选择的答案是： B 15. 连接计算机与计算机之间的总线属于（ ）总线。 A. 内部 B. 系统 C. 通信 D. DMA 参是： C 你选择的答案是： C 16. 判断：盘片的上下两面都能记录信息，通常把磁盘片表面称为记录面；记录面上一系列同心圆称为磁道。 A. 对 B. 错 参是： A 你选择的答案是： A 17. 在磁盘机中，如果某文件长度超过一个磁道的容量，应将它记录在同一个存储面上。 A. 对 B. 错 参是： B 你选择的答案是： A 18. 计算机中的并行可以有时间并行、空间并行、时间并行＋空间并行。其中，空间并行指（ ）。 A. 同步运行 B. 时间重叠 C. 异步运行 D. 资源重复 参是： D 你选择的答案是： D 19. 硬磁盘机主要由磁记录介质、磁盘控制器、（ ）三大部分组成。 A. 磁盘转动装置 B. 磁盘读写装置 C. 磁盘电动机 D. 磁盘驱动器 参是： D 你选择的答案是： D 20. PCI总线的基本传输机制采用的是（ ）。 A. 串行 B. 并行 C. 猝发式 D. 联合 参是： C 你选择的答案是： C
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有17道，按百分制计算，你的成绩为：85 1. 当信息传送时，对每个数据位都需要单独一条传输线，且采用电位传送，是（ ）传送方式 A. 串行 B. 并行 C. 分时 D. 串并行 参是： B 你选择的答案是： B 2. 计算机运行过程中，流水线会因各种相关而发生断流。其相关一般分类为：（ ）相关、数据相关和控制相关。 A. 程序 B. 指令 C. CPU D. 资源 参是： D 你选择的答案是： D 3. 硬磁盘机在读出时，数据要进行（ ）转换。 A. 串-并 B. 并-串 C. 串 D. 并 参是： A 你选择的答案是： A 4. 在微型计算机系统中，主机和高速硬盘进行数据交换一般采用（ ）方式。 A. 程序查询 B. 程序中断 C. DMA方式 D. 通道方式 参是： C 你选择的答案是： B 5. 计算机运行过程中，流水线会因各种相关而发生断流。其相关一般分类为：资源相关、数据相关和（ ）相关。 A. 程序 B. 指令 C. CPU D. 控制 参是： D 你选择的答案是： D 6. 一般讲，一条RR型指令的周期会（ ）一条RS型指令的周期。 A. 短于 B. 长于 C. 等于 参是： A 你选择的答案是： A 7. 在同步通信中，一个总线周期的传输过程是（ ）。 A. 先传送数据，再传输地址 B. 先传送地址，再传输数据 C. 只传输数据 D. 只传输地址 参是： B 你选择的答案是： B 8. 一CPU中有两个微命令，R1#对应的微操作是将R1寄存器中内容送到总线上，R2#对应的微操作是将R2寄存器中内容送到总线上。已知R1与R2共用总线。那么，这两个微命令是（ ）。 A. 没关系的 B. 相容的 C. 相斥的 D. 因为条件不足,不能确定它们的相容相斥关系 参是： C 你选择的答案是： C 9. 在技术指标上，外围设备不断采用新技术，下列不是外围设备的发展方向的是（ ）。 A. 低成本 B. 大体积 C. 高速 D. 低功耗 参是： B 你选择的答案是： B 10. I/O与主机交换信息的方式中，中断方式的特点是（ ）。 A. CPU与设备串行工作，传送与主程序串行工作 B. CPU与设备并行工作，传送与主程序串行工作 C. CPU与设备并行工作，传送与主程序并行工作 D. CPU与设备串行工作，传送与主程序并行工作 参是： B 你选择的答案是： C 11. 磁盘控制器包括（ ）、数据并-串变换电路和串-并变换电路。A. 时钟 B. 时序电路 C. 逻辑电路 D. 控制逻辑与时序 参是： D 你选择的答案是： D 12. 组成计算机的器件特性决定了CPU时序信号的最基本是（ A. 电位－脉冲制 B. 时钟周期 C. CPU周期 D. 电位制 参是： A 你选择的答案是： A 13. 取指令的结果是将取来的指令送入（ ）中。 A. PC B. AR C. DR D. IR 参是： D 你选择的答案是： D 14. 对于同一CPU通路来讲，不同指令的取指令周期过程是（ A. 相同的 B. 不同的 C. 不一定相同或不相同 参是： A 你选择的答案是： C ）。。 ）15. 判断：同步定时适用于总线长度较短、各功能模块存取时间比较长的情况。 A. 对 B. 错 参是： B 你选择的答案是： B 16. 接口即I/O设备适配器，具体指CPU和主存、外围设备之间通过总线进行连接的逻辑部件。 A. 对 B. 错 参是： A 你选择的答案是： A 17. 判断：为进行读/写操作，要求定出磁道的起始位置，这个起始位置称为索引。 A. 对 B. 错 参是： A 你选择的答案是： A 18. 目前在小型和微型计算机里最普遍采用的字母与字符编码是（ ）。 A. BCD码 B. 八进制代码 C. 十六进制代码 D. ASCII码 参是： D 你选择的答案是： D 19. 在集中式总线仲裁方式中，下列说法错误的是（ ）。 A. 链式查询方式总线授权信号BG串行地从一个I/O接口传送到下一个I/O接口 B. 链式查询方式对询问链的电路故障不敏感。 C. 计数器定时查询方式，如果从“0”开始，各设备的优先次序与链式查询法相同，优先级的顺序是固定的 D. 请求方式响应时间快 参是： B 你选择的答案是： B 20. 判断：时序信号的同步控制方式，意味着受控制部件公用同一时钟。（ ） A. 对 B. 错 参是： A 你选择的答案是： A
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有15道，按百分制计算，你的成绩为：75 1. 判断：对于某一计算机功能采用硬件方案还是软件方案实现，取决于成本、速度、可靠性和变更周期等因素。（ ） A. 对 B. 错 参是： A 你选择的答案是： A 2. 在微指令采用编码表示法时，一段4位的编码最多可表示（ ）个微命令。 A. 4 B. 8 C. 15 D. 16 参是： C 你选择的答案是： C 3. 判断：对于同一CPU通路来讲，不同指令的执行过程是相同的。（ ） A. 对 B. 错 参是： B 你选择的答案是： A 4. 为了使设备相对，磁盘控制器的功能全部转移到设备中，主机与设备间采用（ 接口。 A. SCSI B. 专用 C. ESDI D. RISC 参是： A 你选择的答案是： A 5. PSW中的标志位V是（ ）。 A. 结果进位标志 B. 结果为零标志 C. 结果为负标志 D. 结果溢出标志 参是： D 你选择的答案是： D 6. 在目前流行的大多数打印机中，硬磁盘一般是通过硬磁盘接口电路连接到（ ）。 A. CPU局部总线 B. PCI总线 C. ISA总线（AT总线） ）D. 存储总线 参是： D 你选择的答案是： D 7. CPU的主要功能是（ ）。 A. 取出并执行指令 B. 进行算术和逻辑运算 C. 产生控制信号 D. 自动控制 参是： A 你选择的答案是： A 8. 微程序控制器中，微命令采用直接表示法，也就是在微指令的操作控制字段中的每一位代表一个（ ）。 A. 微指令 B. 微命令 C. 微地址 D. 微程序 参是： B 你选择的答案是： A 9. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令执行过程是R2→Y,R3→X,Y-X→R1,则此过程的微操作信号序列是（ ）。 A. R2o,Xi | R3o,Yi | -,R1 B. R2o,G,Yi| R3o,G,Xi | -,G,R1 C. R2o,G,Xi | R3o,G,Yi | +,G,R1 D. R2o,G,Xi | R3i,Go,Yo | -,G,R1 参是： B 你选择的答案是： B 10. 控制器的设计方法可分为时序逻辑型和存储逻辑型，对应的控制器称为（ ）和微程序控制器。 A. 时序控制器 B. 指令控制器 C. 硬布线控制器 D. 数据控制器 参是： C 你选择的答案是： C 11. 计算机主机和终端串行传送数据时，要进行串-并或并-串转换，这样的转换（ ）。 A. 只有通过专门的硬件实现 B. 可以通过软件实现，并非一定用硬件实现 C. 只能用软件实现 D. 以上3项都不对 参是： B 你选择的答案是： B 12. 磁盘组有6片磁盘，每片有两个记录面，最上最下两个面不用，有220磁道，内层位密度400位/cm，内径22cm ，则盘组总存储容量是（ ）。 A. 4598800B B. 5598800B C. 6598800B D. 7598800B 参是： D 你选择的答案是： D 13. 每条指令执行完成后，CPU要进行一个公操作。所谓公操作是CPU对（ 的处理。 A. 内存 B. 运算器 C. 外设 D. 指令 参是： C 你选择的答案是： C 14. 下列不是外围设备的基本组成部分的是（ ）。 A. 存储介质 B. 驱动装置 C. 控制电路 D. 读写电路 参是： D 你选择的答案是： A 15. 对一台计算机来讲，CPU执行指令所需的CPU周期数是（ ）。 A. 固定的 B. 可变化的 参是： B 你选择的答案是： A 16. 控制器是（ ）。 A. 控制部件 B. 执行部件 C. 算术部件 参是： A ）请求你选择的答案是： B 17. 判断：两个扇标脉冲之间的一段磁道区域即为一个扇区(一记录块)。 A. 对 B. 错 参是： A 你选择的答案是： A 18. 下列I/O控制方式，主要是由程序实现的是（ ）。 A. DMA方式 B. 中断方式 C. 通道方式 D. 以上3项都不对 参是： B 你选择的答案是： B 19. 判断：指令周期一定是CPU周期的整数倍。 A. 对 B. 错 参是： A 你选择的答案是： A 20. 在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则（ ）。 A. 设备号小的优先级高 B. 每个设备使用总线的机会相等 C. 设备号大的优先级高 D. 设备号大的优先级低 参是： B 你选择的答案是： B
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有19道，按百分制计算，你的成绩为：95 1. 判断：位密度是磁道单位长度上能记录的二进制代码位数， 单位为位/英寸。 A. 对 B. 错 参是： A 你选择的答案是： A 2. 微程序控制器中，微命令的编码方法一般有（ ）表示法、编码表示法和混合表示法三种。 A. 位 B. 段 C. 命令 D. 直接 参是： D 你选择的答案是： D 3. 判断：所有的数据传送方式都不许由CPU控制实现。 A. 对 B. 错 参是： B 你选择的答案是： B 4. 在硬布线控制器中，计算机的控制器输入信息一般有三组，一是（ ），二是执行部件的反馈信息，三是时序信号。 A. PC的输出 B. IR的输出 C. 微指令输出 D. 指令译码器的输出 参是： D 你选择的答案是： D 5. 判断：磁盘存储器在单位时间内向主机传送数据的字节数，叫数据传输率，传输率与存储设备和主机接口逻辑有关。 A. 对 B. 错 参是： A 你选择的答案是： A 6. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令功能是（R1）＋（R2）→R1，那么该指令执行过程是（ ）。 A. R1→R2,R2→Y,Y+X→R2 B. R1→AR,R2→Y,Y+X→R2 C. R1→X,R2→Y,Y+X→R1 D. R1→AR,R2→DR,Y+X→R2 参是： C 你选择的答案是： C 7. 主机与设备传送数据，采用（ ）时，主机与设备是串行工作的。 A. 程序查询方式 B. 外围处理机方式 C. DMA方式 D. 通道方式 参是： A 你选择的答案是： A 8. 微程序控制器中，微程序中后续微地址采用计数器方式生成，则可产生（ ）微地址。 A. 顺序 B. 跳跃 参是： A 你选择的答案是： A 9. 一个标准I/O接口可能连接一个设备，也可能连接多个设备。通常具有6种功能，下列选项不是这6种功能的是（ ）。 A. 控制 B. 缓冲 C. 状态 D. 程序控制 参是： D 你选择的答案是： D 10. 磁盘控制器作为主机与驱动器之间的控制器，它需要有两个方面的接口：一个是与主机的接口，控制外存与主机总线之间交换数据，称为（ ）；另一个是与设备的接口，根据主机 命令控制设备的操作，称为（ ）。 A. 系统级接口 广播级接口 B. 广播级接口 设备级接口 C. 广播级接口 广集级接口 D. 系统级接口 设备级接口 参是： D 你选择的答案是： D 11. 当信息传送时，对每个数据位都需要单独一条传输线，且采用电位传送，是（ ）传送方式 A. 串行 B. 并行 C. 分时 D. 串并行 参是： B 你选择的答案是： B 12. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令执行过程是R2→Y,R3→X,Y-X→R1,则此过程的微操作信号序列是（ ）。 A. R2o,Xi | R3o,Yi | -,R1 B. R2o,G,Yi| R3o,G,Xi | -,G,R1 C. R2o,G,Xi | R3o,G,Yi | +,G,R1 D. R2o,G,Xi | R3i,Go,Yo | -,G,R1 参是： B 你选择的答案是： B 13. 在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则（ ）。 A. 设备号小的优先级高 B. 每个设备使用总线的机会相等 C. 设备号大的优先级高 D. 设备号大的优先级低 参是： B 你选择的答案是： B 14. 对一台计算机来讲，CPU周期中含有的时钟周期数是（ ）。 A. 固定的 B. 可变化的 参是： A 你选择的答案是： A 15. 硬布线控制器相对于微程序控制器具有（ ）的优势。 A. 速度快 B. 扩展性好 C. 易设计 D. 电路规整 参是： A 你选择的答案是： A 16. PCI总线的仲裁策略采用的是（ ）。 A. 集中式仲裁策略 B. 分布式仲裁策略 C. 联合仲裁策略 D. 以上3项都不正确 参是： A 你选择的答案是： A 17. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令功能是将R1中数据存入以（R2）为地址的存储单元中，那么该指令执行过程是（ ）。 A. R2→AR,R1→DR,DR→M B. R1→AR,DR→M,DR→R2 C. R1→AR,R2→DR,M→R2 D. R1→AR,M→DR,DR→R2 参是： A 你选择的答案是： D 18. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令执行过程是R2→AR,R1→DR,#W,则此过程的微操作信号序列是（ ）。 A. R2o,ARi | R | DRo,R1i B. R2o,G,ARi | R1o,G,DRi |RW C. R2o,ARi | R1o,DRi,#W | DRo,G,R1i D. R2o,G,ARi | R1o,G,DRi | #W 参是： D 你选择的答案是： D 19. 判断：一般用从内存中读取一个指令的最短时间来规定CPU周期。 A. 对 B. 错 参是： A 你选择的答案是： A 20. 在三种集中式总线仲裁中请求方式响应时间最快，是以（ ）为代价的。 A. 增加处理机的开销 B. 增加控制线数 C. 增加处理机的开销和增加控制线数 D. 以上3项都不对 参是： B 你选择的答案是： B
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有18道，按百分制计算，你的成绩为：90 1. 在微型机系统中，外围设备通过（ ）与CPU的系统总线相连接。 A. 适配器 B. 设备控制器 C. 计数器 D. 寄存器 参是： A 你选择的答案是： A 2. 输入的设备的功能是将外部信息以某种数据格式送入（ ）。 A. 计算机 B. 控制器 C. 主机 D. 内存 参是： C 你选择的答案是： C 3. PCI总线的定时协议采用的是（ ）。 A. 同步时序协议 B. 异步时序协议 C. 联合时序协议 D. 以上3项不正确 参是： A 你选择的答案是： A 4. 总线通信中的同步控制（ ）。 A. 只适合于CPU控制的方式 B. 只适合于内存控制方式 C. 只适合于外围设备控制的方式 D. 由统一时序控制 参是： D 你选择的答案是： A 5. 微程序控制器中，微命令采用编码表示法，也就是在微指令的操作控制字段中的每一（ ）代表一个微命令。 A. 位 B. 段编码 参是： B 你选择的答案是： B 6. 判断：道密度是沿磁盘半径方向单位长度上的磁道数，单位为道/英寸。 A. 对 B. 错 参是： A 你选择的答案是： A 7. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令功能是将存储器中以（R1）地址中数据读出，送入R2，那么该指令执行过程是（ ）。 A. R1→M,M→DR,DR→R2 B. R1→AR,DR→M,DR→R2 C. R1→AR,R2→DR,M→R2 D. R1→AR,M→DR,DR→R2 参是： D 你选择的答案是： D 8. 硬布线控制器中，时序信号往往采用（ ）。 A. 电位－脉冲制 B. 时钟周期 C. 主状态周期－节拍电位－节拍脉冲 D. 节拍电位－节拍脉冲 参是： C 你选择的答案是： C 9. 下列叙述中正确的是（ ）。 A. 程序中断方式和DMA方式中实现数据传送都需要中断请求 B. 程序中断方式中有中断请求，DMA方式中没有中断请求 C. 程序中断方式和DMA方式中都有中断请求，但目的不同 D. 程序中断方式和DMA方式中都有中断请求，但目的相同 参是： C 你选择的答案是： C 10. 磁盘控制器作为主机与驱动器之间的控制器，它需要有两个方面的接口：一个是与主机的接口，控制外存与主机总线之间交换数据，称为（ ）；另一个是与设备的接口，根据主机 命令控制设备的操作，称为（ ）。 A. 系统级接口 广播级接口 B. 广播级接口 设备级接口 C. 广播级接口 广集级接口 D. 系统级接口 设备级接口 参是： D 你选择的答案是： D 11. 计算机运行过程中，流水线会因各种相关而发生断流。其相关一般分类为：（ ）相关、数据相关和控制相关。 A. 程序 B. 指令 C. CPU D. 资源 参是： D 你选择的答案是： D 12. 将微指令分为若干段，一些段采用编码表示法，一些段采用直接表示法，则整个微指令的编码方法称为（ ）。 A. 完整表示法 B. 多路表示法 C. 均衡表示法 D. 混合表示法。 参是： D 你选择的答案是： D 13. 判断：对于同一CPU通路来讲，不同指令的取指令过程是不同的。（ ） A. 对 B. 错 参是： B 你选择的答案是： B 14. 磁盘组存储区域内径22cm ，外径33cm，道密度为40道/cm，共有（ ）个柱面? A. 110 B. 200 C. 220 D. 420 参是： C 你选择的答案是： C 15. 计算机中，控制器的作用是根据（ ）信号产生一系列控制信号。 A. 数据 B. 微指令 C. 指令译码 D. 硬线电路 参是： C 你选择的答案是： D 16. 平均等待时间和磁盘转速有关，它用磁盘旋转一周所需时间的一半来表示。若固定头盘转速高达6000转/分，故平均等待时间为（ A. 5ms B. 10ms C. 15ms D. 20ms 参是： A 你选择的答案是： A 17. 连接计算机与计算机之间的总线属于（ ）总线。 A. 内部 B. 系统 C. 通信 D. DMA 参是： C 你选择的答案是： C 18. 在微程序控制器中，一条微指令一般有两部分组成，一是操作控制字段，一是（ ）控制字段。 A. 微命令 B. 格式 C. 解释 D. 顺序 参是： D 你选择的答案是： D 19. 微程序控制器在速度方面（ ）硬布线控制器。 A. 优于 B. 不如 C. 等同 参是： B 你选择的答案是： B 20. 广义地讲，并行有两种含义，一是同时性；一是（ ）。 A. 同步性 B. 实时性 C. 并发性 D. 并列性 参是： C 你选择的答案是： C
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有15道，按百分制计算，你的成绩为：75 1. 判断：CPU内部连接各寄存器及运算部件之间的总线，称为CPU内部总线。 A. 对 B. 错 参是： A 你选择的答案是： A 2. 计算机运行过程中，流水线会因各种相关而发生断流。其相关一般分类为：（ 相关、数据相关和控制相关。 A. 程序 B. 指令 C. CPU D. 资源 参是： D 你选择的答案是： D ） 3. 判断：磁盘记录面可用n磁道m扇区的磁盘地址找到实际磁盘上与之相对应的记录区。 A. 对 B. 错 参是： A 你选择的答案是： A 4. 为了解决多个主设备同时竞争总线，控制权必须具有（ ）部件。 A. CPU B. 内存 C. 总线仲裁 D. Cache 参是： C 你选择的答案是： C 5. 输入的设备的功能是将外部信息以某种数据格式送入（ ）。 A. 计算机 B. 控制器 C. 主机 D. 内存 参是： C 你选择的答案是： B 6. 在磁盘机中，如果某文件长度超过一个磁道的容量，应将它记录在同一个柱面上，因为不需要重新找道，数据读/写速度快。 A. 对 B. 错 参是： A 你选择的答案是： A 7. （ ）部件接受控制部件的微命令后所进行的操作，称为微操作。 A. 运算 B. 存储 C. 外部 D. 执行 参是： D 你选择的答案是： D 8. 磁盘的磁道编址是从外向内依次编号，最外一个同心圆叫（ ）磁道。 A. 0 B. 1 C. n-1 D. n 参是： A 你选择的答案是： C 9. 在PCI总线信号中，RST#信号功能表示（ ）。 A. 总线时钟线 B. 复位信号线 C. 停止信号线 D. 锁定信号线 参是： B 你选择的答案是： B 10. 对一台计算机来讲，CPU周期中含有的时钟周期数是（ ）。 A. 固定的 B. 可变化的 参是： A 你选择的答案是： B 11. 判断：块传送操作采用的是猝发式传送。 A. 对 B. 错 参是： A 你选择的答案是： A 12. 判断：一个更高级优先级的中断请求可以中断另一个中断处理程序的执行。 A. 对 B. 错 参是： B 你选择的答案是： A 13. 当信息传送时，对每个数据位都需要单独一条传输线，且采用电位传送，是（送方式 A. 串行 B. 并行 C. 分时 D. 串并行 参是： B 你选择的答案是： B 14. 判断：外部设备一旦申请中断，便能立即得到CPU的响应。 A. 对 B. 错 参是： B 你选择的答案是： B 15. 在微程序控制器中，微操作信号由（ ）产生，并且可以重复使用。 ）传A. 微命令 B. 指令 C. 微指令 D. 译码器 参是： C 你选择的答案是： C 16. 把常用的程序或数据存放在只读存储器中，固定在系统中使用，称为（ ）。 A. 硬化 B. 硬件 C. 固件 D. 启动程序 参是： C 你选择的答案是： C 17. 对一台计算机来讲，CPU执行指令所需的CPU周期数至少是（ ）。 A. 1 B. 2 C. 3 D. 4 参是： B 你选择的答案是： B 18. 判断：时序信号的异步控制方式中，每个部件操作按需要的时间进行，所以执行效率要高于同步控制方式。（ ） A. 对 B. 错 参是： B 你选择的答案是： B 19. 判断：同步定时适用于总线长度较短、各功能模块存取时间比较长的情况。 A. 对 B. 错 参是： B 你选择的答案是： A 20. 微程序控制器中，控制存储器中存放了机器指令系统（ ）机器指令对应的微程序。 A. 主要 B. 多数 C. 少数 D. 全部 参是： D 你选择的答案是： D
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有17道，按百分制计算，你的成绩为：85 1. 一般将计算机中的（ ）和主存储器一起称为主机。 A. 控制器 B. 运算器 C. CPU D. 总线 参是： C 你选择的答案是： C 2. 某系统对输入数据进行取样处理，每抽取一个输入数据，CPU就要中断处理一次，将取样的数据放置存储器中保留的缓冲区，该中断处理需要X秒。此外，缓冲区每存储N个数据，主程序就将其取出进行处理需Y秒。可见，该系统可以跟踪到每秒（ ）次中断请求。 A. N/(N*X+Y) B. N/(X+Y)N C. min[1/X,N/Y] D. max[1/X,N/Y] 参是： A 你选择的答案是： A 3. 不同的信号共用一组信号线，分时传送，这种总线传输方式是（ ）传输。 A. 串行 B. 并行 C. 猝发 D. 复用 参是： D 你选择的答案是： B 4. 在目前流行的大多数打印机中，硬磁盘一般是通过硬磁盘接口电路连接到（ ）。 A. CPU局部总线 B. PCI总线 C. ISA总线（AT总线） D. 存储总线 参是： D 你选择的答案是： D 5. 采用方框图来表示指令周期时，一个方框一般代表一个（ ）。 A. 指令周期 B. 时钟周期 C. CPU周期 D. 存储周期 参是： C 你选择的答案是： C 6. 磁盘驱动器包括写入电路与读出电路、读写转换开关、读写磁头与（ ）等。 A. 磁头定位伺服系统 B. 磁盘电动机 C. 磁盘转动装置 D. 磁盘驱动器 参是： A 你选择的答案是： C 7. 在硬布线控制器中，计算机的控制器输入信息一般有三组，一是（ ），二是执行部件的反馈信息，三是时序信号。 A. PC的输出 B. IR的输出 C. 微指令输出 D. 指令译码器的输出 参是： D 你选择的答案是： D 8. 每条指令执行完成后，CPU要进行一个公操作。所谓公操作是CPU对（ ）请求的处理。 A. 内存 B. 运算器 C. 外设 D. 指令 参是： C 你选择的答案是： C 9. 判断：磁盘存储器在单位时间内向主机传送数据的字节数，叫数据传输率，传输率与存储设备和主机接口逻辑有关。 A. 对 B. 错 参是： A 你选择的答案是： A 10. 在微指令采用直接表示法时，一段3位的微指令最多可表示（ ）个微命令。 A. 3 B. 7 C. 8 D. 9 参是： A 你选择的答案是： A 11. 判断：可移动磁头固定盘片的磁盘机特点是一片或一组盘片固定在主轴上，盘片不可更换。 A. 对 B. 错 参是： A 你选择的答案是： A 12. 硬磁盘机主要由磁记录介质、磁盘控制器、（ ）三大部分组成。 A. 磁盘转动装置 B. 磁盘读写装置 C. 磁盘电动机 D. 磁盘驱动器 参是： D 你选择的答案是： D 13. 在技术指标上，外围设备不断采用新技术，下列不是外围设备的发展方向的是（ ）。 A. 低成本 B. 大体积 C. 高速 D. 低功耗 参是： B 你选择的答案是： B 14. 微程序控制器中，时序信号往往采用（ ）。 A. 电位－脉冲制 B. 时钟周期 C. 主状态周期－节拍电位－节拍脉冲 D. 节拍电位－节拍脉冲 参是： D 你选择的答案是： D 15. 鼠标器适合于用（ ）方式实现输入操作。 A. 程序查询 B. 程序中断 C. DMA D. 通道 参是： B 你选择的答案是： B 16. 按照总线仲裁电路的（ ）不同，总线仲裁有集中式仲裁和分布式仲裁两种方式。 A. 速度 B. 周期 C. 优先级 D. 位置 参是： D 你选择的答案是： D 17. 在中断响应周期，置“0”允许中断触发器是有（ ）完成的。 A. 硬件自动 B. 程序员在编制中断服务程序时设置 C. 关中断指令 D. 启动中断指令 参是： A 你选择的答案是： C 18. 计算机外围设备是指（ ）。 A. 输入/输出设备 B. 外存储器 C. 远程通信设备 D. 除了CPU和内存以外的其他设备 参是： D 你选择的答案是： D 19. 在中断响应过程中，保护程序计数器PC的作用是（ ）。 A. 使CPU能找到中断处理程序的入口地址 B. 使中断返回后，能回到断点处继续原程序的执行 C. 使CPU和外部设备能并行工作 D. 为了实现中断嵌套 参是： B 你选择的答案是： B 20. 计算机中的并行可以有时间并行、空间并行、时间并行＋空间并行。其中，时间并行指（ ）。 A. 同步运行 B. 时间重叠 C. 异步运行 D. 资源重复 参是： B 你选择的答案是： B
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有17道，按百分制计算，你的成绩为：85 1. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未 标注的是直通线。如果一指令执行过程是R2→AR,R1→DR,#W,则此过程的微操作信号序列是（ ）。 A. R2o,ARi | R | DRo,R1i B. R2o,G,ARi | R1o,G,DRi |RW C. R2o,ARi | R1o,DRi,#W | DRo,G,R1i D. R2o,G,ARi | R1o,G,DRi | #W 参是： D 你选择的答案是： D 2. 判断：所有的数据传送方式都不许由CPU控制实现。 A. 对 B. 错 参是： B 你选择的答案是： B 3. 判断：在许多单处理器的计算机中，使用一条单一的系统总线来连接CPU、主存和I/O设备，叫做单总线结构。 A. 对 B. 错 参是： A 你选择的答案是： A 4. 判断：硬磁盘机是指记录介质为硬质圆形盘片的磁表面存储器。 A. 对 B. 错 参是： A 你选择的答案是： A 5. 一台数字计算机中的部件基本可划分为两部分，是（ ）。 A. 控制部件和时序部件 B. 控制部件和执行部件 C. 运算部件和操作部件 D. 算术部件和逻辑部件 参是： B 你选择的答案是： B 6. 判断：分布式仲裁不需要仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。 A. 对 B. 错 参是： A 你选择的答案是： A 7. 硬布线控制器相对于微程序控制器具有（ ）的优势。 A. 速度快 B. 扩展性好 C. 易设计 D. 电路规整 参是： A 你选择的答案是： A 8. 取指令的结果是将取来的指令送入（ ）中。 A. PC B. AR C. DR D. IR 参是： D 你选择的答案是： D 9. 在磁盘机中，如果某文件长度超过一个磁道的容量，应将它记录在同一个柱面上，因为不需要重新找道，数据读/写速度快。 A. 对 B. 错 参是： A 你选择的答案是： B 10. 判断：一个磁盘存储器所能存储的字节总数，称为磁盘存储器的存储容量。 A. 对 B. 错 参是： A 你选择的答案是： A 11. 在磁盘存储容量中，格式化容量一般是非格式化容量的（ ）。 A. 50%-60% B. 60%-70% C. 70%-80% D. 80%-90% 参是： B 你选择的答案是： D 12. 判断：广集将选定的多个从方数据在总线上完成AND或OR操作。 A. 对 B. 错 参是： A 你选择的答案是： A 13. 总线的一次信息传送过程，大致可分为如下五个阶段，下列选项不是五阶段之一的是（ ）。 A. 请求总线 B. 总线授权 C. 寻址(目的地址) D. 信息传送和状态返回 参是： B 你选择的答案是： B 14. 为了使设备相对，磁盘控制器的功能全部转移到设备中，主机与设备间采用（ ）接口。 A. SCSI B. 专用 C. ESDI D. RISC 参是： A 你选择的答案是： A 15. 微程序控制器中，时序信号往往采用（ ）。 A. 电位－脉冲制 B. 时钟周期 C. 主状态周期－节拍电位－节拍脉冲 D. 节拍电位－节拍脉冲 参是： D 你选择的答案是： D 16. 判断：单总线结构的计算机系统，一般适用于功能简单的实验仪器型机器的设计。（ A. 对 B. 错 参是： A 你选择的答案是： A 17. 判断：面密度是位密度和道密度的乘积，单位为位/平方英寸。 A. 对 B. 错 参是： A 你选择的答案是： A 18. 采用方框图来表示指令周期时，取指令后的菱形译码框，在时间上（ ）。A. 是一个CPU周期 B. 不是单独的CPU周期 C. 是一个时钟周期 D. 一般等同于一个存储周期 参是： B 你选择的答案是： B ） 19. 鼠标器适合于用（ ）方式实现输入操作。 A. 程序查询 B. 程序中断 C. DMA D. 通道 参是： B 你选择的答案是： B 20. 一个标准I/O接口可能连接一个设备，也可能连接多个设备。通常具有6种功能，下列选项不是这6种功能的是（ ）。 A. 控制 B. 缓冲 C. 状态 D. 程序控制 参是： D 你选择的答案是： C
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有16道，按百分制计算，你的成绩为：80 1. 由于外围设备种类多，特性各异，它们不直接同主机相连接，而是通过（ ）与总线相联。 A. 总线 B. 适配器 C. 外围设备控制器 D. 系统公共通路 参是： B 你选择的答案是： B 2. 判断：时序信号的异步控制方式中，每个部件操作按需要的时间进行，所以执行效率要高于同步控制方式。（ ） A. 对 B. 错 参是： B 你选择的答案是： B 3. 微程序控制器中，控制存储器中存放了机器指令系统（ ）机器指令对应的微程序。 A. 主要 B. 多数 C. 少数 D. 全部 参是： D 你选择的答案是： D 4. PCI总线的仲裁策略采用的是（ ）。 A. 集中式仲裁策略 B. 分布式仲裁策略 C. 联合仲裁策略 D. 以上3项都不正确 参是： A 你选择的答案是： B 5. 磁盘控制器包括（ ）、数据并-串变换电路和串-并变换电路。 A. 时钟 B. 时序电路 C. 逻辑电路 D. 控制逻辑与时序 参是： D 你选择的答案是： A 6. I/O接口中的数据缓冲器的作用是（ ）。 A. 用来暂存外部设备和CPU之间传送的数据 B. 用来暂存外部设备的状态 C. 用来暂存外部设备的地址 D. 以上都不是 参是： A 你选择的答案是： A 7. 当信息传送时，只有一条传输线，且采用脉冲传送，是（ ）传送方式。 A. 串行 B. 并行 C. 分时 D. 串并行 参是： A 你选择的答案是： A 8. 判断：一般用从内存中读取一个指令的最短时间来规定CPU周期。 A. 对 B. 错 参是： A 你选择的答案是： A 9. 在微型机系统中，外围设备通过（ ）与CPU的系统总线相连接。 A. 适配器 B. 设备控制器 C. 计数器 D. 寄存器 参是： A 你选择的答案是： A 10. 在目前流行的大多数打印机中，硬磁盘一般是通过硬磁盘接口电路连接到（ ）。 A. CPU局部总线 B. PCI总线 C. ISA总线（AT总线） D. 存储总线 参是： D 你选择的答案是： B 11. CPU的组成部分有运算器、控制器和（ ）。 A. 寄存器 B. cache C. 多路开关 D. 前三个都是CPU的组成部分 参是： D 你选择的答案是： D 12. 在集中式总线仲裁中（ ）方式对电路故障最敏感。 A. 链式查询方式 B. 计时器定时方式 C. 请求方式 D. a和b 参是： A 你选择的答案是： A 13. 采用方框图来表示指令周期时，取指令后的菱形译码框，在时间上（ A. 是一个CPU周期 B. 不是单独的CPU周期 C. 是一个时钟周期 D. 一般等同于一个存储周期 参是： B 你选择的答案是： B 14. 把常用的程序或数据存放在只读存储器中，固定在系统中使用，称为（A. 硬化 B. 硬件 C. 固件 D. 启动程序 参是： C 你选择的答案是： C ）。 ）。 15. 判断：假设磁盘旋转速度为每秒n转，每条磁道容量为N个字节，则数据传输率Dr=nN(字节/秒)。 A. 对 B. 错 参是： A 你选择的答案是： A 16. 在PCI总线信号中，LOCK#信号功能表示（ ）。 A. 总线时钟线 B. 复位信号线 C. 停止信号线 D. 锁定信号线 参是： D 你选择的答案是： D 17. 中断服务程序的最后一条指令是（ ）。 A. 转移指令 B. 出栈指令 C. 入栈指令 D. 中断返回指令 参是： D 你选择的答案是： D 18. 某系统对输入数据进行取样处理，每抽取一个输入数据，CPU就要中断处理一次，将取样的数据放置存储器中保留的缓冲区，该中断处理需要X秒。此外，缓冲区每存储N个数据，主程序就将其取出进行处理需Y秒。可见，该系统可以跟踪到每秒（ ）次中断请求。 A. N/(N*X+Y) B. N/(X+Y)N C. min[1/X,N/Y] D. max[1/X,N/Y] 参是： A 你选择的答案是： C 19. 判断：每个记录块由头部空白段、序标段、数据段、校验字段及尾部空白段组成。 A. 对 B. 错 参是： A 你选择的答案是： A 20. 在同步通信中，一个总线周期的传输过程是（ ）。 A. 先传送数据，再传输地址 B. 先传送地址，再传输数据 C. 只传输数据 D. 只传输地址 参是： B 你选择的答案是： B
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有11道，按百分制计算，你的成绩为：55 1. IR称为（ ），存放正在执行的指令。 A. 地址寄存器 B. 指令寄存器 C. 数据寄存器 D. 程序计数器 参是： B 你选择的答案是： B 2. 计算机的软件与硬件在逻辑上（ ）。 A. 具有等价性 B. 是不同的 C. 不通用 D. 不可替代 参是： A 你选择的答案是： A 3. 用于笔记本电脑的外存储器一般是（A. 软磁盘 B. 硬磁盘 C. 固态盘 D. 光盘 参是： C 你选择的答案是： B 4. 判断：块传送操作采用的是猝发式传送。A. 对 B. 错 参是： A 你选择的答案是： A 5. PSW中的标志位Z是（ ）。 A. 结果进位标志 B. 结果为零标志 C. 结果为负标志 D. 结果溢出标志 参是： B 你选择的答案是： B ）。 6. 判断：在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定，因此，同步定时具有较低的传输频率。 A. 对 B. 错 参是： B 你选择的答案是： B 7. 计算机运行过程中，流水线会因各种相关而发生断流。其相关一般分类为：资源相关、数据相关和（ ）相关。 A. 程序 B. 指令 C. CPU D. 控制 参是： D 你选择的答案是： D 8. 中断向量地址是（ ）。 A. 子程序入口地址 B. 中断服务程序入口地址 C. 中断服务程序入口地址的地址 D. 中断地址 参是： C 你选择的答案是： B 9. 主机与设备传送数据，采用（ ）时，主机与设备是串行工作的。 A. 程序查询方式 B. 外围处理机方式 C. DMA方式 D. 通道方式 参是： A 你选择的答案是： D 10. 判断：PCI总线是连接各种高速的PCI设备，是一个与处理器无关的高速外围总线。 A. 对 B. 错 参是： A 你选择的答案是： B 11. 不同的信号共用一组信号线，分时传送，这种总线传输方式是（ ）传输。 A. 串行 B. 并行 C. 猝发 D. 复用 参是： D 你选择的答案是： C 12. 判断：格式化容量是指按照某种特定的记录格式所能存储信息的总量，也就是用户可以真正使用的容量。 A. 对 B. 错 参是： A 你选择的答案是： A 13. 同步传输之所以比异步传输具有较高的传输频率是因为同步传输（ ）。 A. 不需要应答信号 B. 总线长度较长 C. 用一个公共时钟信号进行同步 D. 各部件存取时间较为接近 参是： C 你选择的答案是： C 14. 判断：位密度是磁道单位长度上能记录的二进制代码位数， 单位为位/英寸。 A. 对 B. 错 参是： A 你选择的答案是： B 15. 总线仲裁方式中的请求方式的优点是（ ）。 A. 速度快 B. 电路简单 C. 成本低 D. 可根据电路排队确定优先级 参是： A 你选择的答案是： D 16. 微程序控制器中，时序信号往往采用（ ）。 A. 电位－脉冲制 B. 时钟周期 C. 主状态周期－节拍电位－节拍脉冲 D. 节拍电位－节拍脉冲 参是： D 你选择的答案是： D 17. 微程序控制器中，时序信号产生器由（ ）、环形脉冲发生器、节拍脉冲和读写时序译码逻辑、启停控制逻辑等部分组成。 A. 时钟信号 B. 时钟源 C. 时钟周期 D. 脉冲 参是： B 你选择的答案是： B 18. 计算机使用总线结构的主要优点是便于实现积木化，同时（ ）。 A. 减少了信息传输量 B. 提高了信息传输的速度 C. 减少了信息传输线的条数 D. 加重了CPU的工作量 参是： C 你选择的答案是： B 19. 带有处理器的终端一般称为（ ）。 A. 交互式终端 B. 智能终端 C. 远程终端 D. 以上3项都不对 参是： B 你选择的答案是： D 20. PC中存储的是下一条将执行指令的（ ）。 A. 地址 B. 数据 C. 时间 D. 信号 参是： A 你选择的答案是： A
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有0道，按百分制计算，你的成绩为：0 1. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令的地址已存放在PC中，取指令的过程是PC→AR,M→DR,DR→IR,则此过程的微操作信号序列是（ ）。 A. PCo,G,ARi| R | DRo,G,Iri B. PCo,ARi | R| DRo,G,Iri C. PCo,G,ARi| G | DRo,G,IRi D. PCo,G, ARo|G |DRo,G,IRi 参是： A 你选择的答案是： 2. 判断：非格式化容量是磁记录表面可以利用的磁化单元 总数。 A. 对 B. 错 参是： A 你选择的答案是： 3. 多总线结构中，HOST总线一般不与（ ）相连。 A. 主存 B. cache C. CPU D. 显卡 参是： D 你选择的答案是： 4. 判断：为了同步主方、从方的操作，必须制订定时协议；所谓定时就是事件出现在总线上的时序关系。 A. 对 B. 错 参是： A 你选择的答案是： 5. 采用方框图来表示指令周期时，取指令后的菱形译码框，在时间上（ ）。 A. 是一个CPU周期 B. 不是单独的CPU周期 C. 是一个时钟周期 D. 一般等同于一个存储周期 参是： B 你选择的答案是： 6. 把常用的程序或数据存放在只读存储器中，固定在系统中使用，称为（ ）。 A. 硬化 B. 硬件 C. 固件 D. 启动程序 参是： C 你选择的答案是： 7. 磁盘控制器作为主机与驱动器之间的控制器，它需要有两个方面的接口：一个是与主机的接口，控制外存与主机总线之间交换数据，称为（ ）；另一个是与设备的接口，根据主机 命令控制设备的操作，称为（ ）。 A. 系统级接口 广播级接口 B. 广播级接口 设备级接口 C. 广播级接口 广集级接口 D. 系统级接口 设备级接口 参是： D 你选择的答案是： 8. PCI总线的定时协议采用的是（ ）。 A. 同步时序协议 B. 异步时序协议 C. 联合时序协议 D. 以上3项不正确 参是： A 你选择的答案是： 9. 在数据传送过程中，数据由串行变并行或并行变串行，这种转换一般是通过接口电路中的（ ）实现的。 A. 数据寄存器 B. 移位寄存器 C. 锁存器 D. 程序计数器 参是： B 你选择的答案是： 10. 控制不同操作序列时序信号的方法，一般有（ ）、异步控制、联合控制三种方式。 A. 同步控制 B. 定长控制 C. 等时控制 D. 周期控制 参是： A 你选择的答案是： 11. 微程序控制器中，时序信号往往采用（ ）。 A. 电位－脉冲制 B. 时钟周期 C. 主状态周期－节拍电位－节拍脉冲 D. 节拍电位－节拍脉冲 参是： D 你选择的答案是： 12. 在技术指标上，外围设备不断采用新技术，下列不是外围设备的发展方向的是（ ）。 A. 低成本 B. 大体积 C. 高速 D. 低功耗 参是： B 你选择的答案是： 13. 判断：指令周期一定是CPU周期的整数倍。 A. 对 B. 错 参是： A 你选择的答案是： 14. 判断：可移动磁头可换盘片的磁盘机 盘片可以更换，磁头可沿盘面径向移动。 A. 对 B. 错 参是： A 你选择的答案是： 15. 跳转指令执行的最终结果是把将跳转到的目标地址送入（ ）中。A. PC B. AR C. DR D. IR 参是： A 你选择的答案是： 16. 由于外围设备种类多，特性各异，它们不直接同主机相连接，而是通过（线相联。 A. 总线 B. 适配器 C. 外围设备控制器 D. 系统公共通路 参是： B 你选择的答案是： 17. 磁盘的磁道编址是从外向内依次编号，最外一个同心圆叫（ ）磁道。A. 0 B. 1 C. n-1 D. n 参是： A 你选择的答案是： 18. 计算机中的控制部件与执行部件通过（ ）联系。 A. 地址线与反馈线 B. 数据线与反馈线 C. 控制线与反馈线 D. 执行线与反馈线 ）与总 参是： C 你选择的答案是： 19. 连接计算机与计算机之间的总线属于（ ）总线。 A. 内部 B. 系统 C. 通信 D. DMA 参是： C 你选择的答案是： 20. 在微指令采用直接表示法时，一段3位的微指令最多可表示（ ）个微命令。 A. 3 B. 7 C. 8 D. 9 参是： A 你选择的答案是：
本次测试是：2013——678 20题 本次测试共有20道题目, 你回答正确的题目有0道，按百分制计算，你的成绩为：0 1. 一般将计算机中的（ ）和主存储器一起称为主机。 A. 控制器 B. 运算器 C. CPU D. 总线 参是： C 你选择的答案是： D 2. 磁盘组存储区域内径22cm ，外径33cm，道密度为40道/cm，共有（ ）个柱面? A. 110 B. 200 C. 220 D. 420 参是： C 你选择的答案是： 3. 中断发生时，程序计数器内容的保护和更新，是由（ ）完成的。 A. 硬件自动 B. 进栈指令和转移指令 C. 访存指令 D. 访内指令 参是： A 你选择的答案是： 4. 计算机中的并行可以有时间并行、空间并行、时间并行＋空间并行。其中，空间并行指（ ）。 A. 同步运行 B. 时间重叠 C. 异步运行 D. 资源重复 参是： D 你选择的答案是： 5. 判断：同步定时适用于总线长度较短、各功能模块存取时间比较长的情况。 A. 对 B. 错 参是： B 你选择的答案是： 6. 一般讲，一条访存指令的周期会（ ）一条不访存指令的周期。 A. 短于 B. 长于 C. 等于 参是： B 你选择的答案是： 7. 下列I/O控制方式，主要是由程序实现的是（ ）。 A. DMA方式 B. 中断方式 C. 通道方式 D. 以上3项都不对 参是： B 你选择的答案是： 8. 判断：固定磁头磁盘机 特点是磁头位置固定，磁盘的每一个磁道对应一个磁头，盘片可更换。 A. 对 B. 错 参是： B 你选择的答案是： 9. 硬磁盘机在读出时，数据要进行（ ）转换。 A. 串-并 B. 并-串 C. 串 D. 并 参是： A 你选择的答案是： 10. 主机与I/O设备传送数据时，采用（ ），CPU的效率最高。 A. 程序查询方式 B. 中断方式 C. DMA方式 D. 通道方式 参是： D 你选择的答案是： 11. 判断：所有的数据传送方式都不许由CPU控制实现。 A. 对 B. 错 参是： B 你选择的答案是： 12. 在请求方式下，若有N个设备，则（ ）。 A. 有一个总线请求信号和一个总线响应信号 B. 有N个总线请求信号和N个总线响应信号 C. 有一个总线请求信号和N个总线响应信号 D. 有N个总线请求信号和一个总线响应信号 参是： B 你选择的答案是： 13. 中断服务程序的最后一条指令是（ ）。 A. 转移指令 B. 出栈指令 C. 入栈指令 D. 中断返回指令 参是： D 你选择的答案是： 14. 采用总线结构来设计计算机可使系统硬件结构（ ）。 A. 完整 B. 复杂 C. 有效率 D. 规整 参是： D 你选择的答案是： 15. 在数据传送过程中，数据由串行变并行或并行变串行，这种转换一般是通过接口电路中的（ ）实现的。 A. 数据寄存器 B. 移位寄存器 C. 锁存器 D. 程序计数器 参是： B 你选择的答案是： 16. 采用方框图来表示指令周期时，一个方框一般代表一个（ ）。 A. 指令周期 B. 时钟周期 C. CPU周期 D. 存储周期 参是： C 你选择的答案是： 17. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令执行过程是R2→Y,R3→X,Y-X→R1,则此过程的微操作信号序列是（ ）。 A. R2o,Xi | R3o,Yi | -,R1 B. R2o,G,Yi| R3o,G,Xi | -,G,R1 C. R2o,G,Xi | R3o,G,Yi | +,G,R1 D. R2o,G,Xi | R3i,Go,Yo | -,G,R1 参是： B 你选择的答案是： 18. 硬磁盘机在写入时，数据要进行（ ）转换。 A. 串-并 B. 并-串 C. 串 D. 并 参是： B 你选择的答案是： 19. PSW中的标志位C是（ ）。 A. 结果进位标志 B. 结果为零标志 C. 结果为负标志 D. 结果溢出标志 参是： A 你选择的答案是： 20. 平均等待时间和磁盘转速有关，它用磁盘旋转一周所需时间的一半来表示。若固定头盘 转速高达6000转/分，故平均等待时间为（ A. 5ms B. 10ms C. 15ms D. 20ms 参是： A 你选择的答案是：
本次测试是：2013_45 15题 本次测试共有15道题目, 你回答正确的题目有15道，按百分制计算，你的成绩为：100 1. 判断：时序信号的异步控制方式中，每个部件操作按需要的时间进行，所以执行效率要高于同步控制方式。（ ） A. 对 B. 错 参是： B 你选择的答案是： B 2. 微程序控制器中，微命令采用编码表示法，也就是在微指令的操作控制字段中的每一（ ）代表一个微命令。 A. 位 B. 段编码 参是： B 你选择的答案是： B 3. 计算机有条不紊地运行需时序信号来控制，时序信号是由（ ）产生的。 A. CPU时钟 B. 总线时钟 C. 控制器 D. 时序产生器 参是： D 你选择的答案是： D 4. 一个二地址指令格式如图，当I＝0，X＝10时，I、X、D组合表示的有效地址E＝(R2)+D，且R2是基址寄存器，则该地址寻址方式是（ ）。 A. 直接寻址 B. 基址寄存器直接寻址 C. 基址寻址 D. 相对寻址 参是： C 你选择的答案是： C 5. 微程序控制器中，控制存储器中存放了机器指令系统（ ）机器指令对应的微程 序。 A. 主要 B. 多数 C. 少数 D. 全部 参是： D 你选择的答案是： D 6. 一32位机中有一条指令宽度是位，则该指令是（ ）指令。 A. 单字长 B. 双字长 C. 半字长 D. 等长 参是： B 你选择的答案是： B 7. 下列中，( )是计算机低级语言。 A. C语言 B. 汇编语言 C. VB D. HTML 参是： B 你选择的答案是： B 8. 判断：宏指令是由若干条机器指令组成的软件指令，它属于软件。( ) A. 对 B. 错 参是： A 你选择的答案是： A 9. （ ）部件接受控制部件的微命令后所进行的操作，称为微操作。 A. 运算 B. 存储 C. 外部 D. 执行 参是： D 你选择的答案是： D 10. 在16位机中，指令格式如图，则该指令是（ ）。 A. 二地址RR型 B. 二地址SS型 C. 二地址RS型 D. 二地址R型 参是： A 你选择的答案是： A 11. 硬布线控制器中，时序信号往往采用（ ）。 A. 电位－脉冲制 B. 时钟周期 C. 主状态周期－节拍电位－节拍脉冲 D. 节拍电位－节拍脉冲 参是： C 你选择的答案是： C 12. 一般讲，一条RR型指令的周期会（ ）一条RS型指令的周期。 A. 短于 B. 长于 C. 等于 参是： A 你选择的答案是： A 13. 所谓系列计算机是指基本( )相同、基本( )相同的一系列计算机。 A. 软件、硬件 B. 操作系统、硬件结构 C. 指令系统、体系结构 D. 微指令、指令 参是： C 你选择的答案是： C 14. 操作数在存储器中，其地址也在存储器中，其地址的地址写在指令中，则是（ 方式。 A. 相对寻址 B. 直接寻址 C. 间接寻址 D. 寄存器间接寻址 参是： C 你选择的答案是： C 15. 微程序控制器在可维护性方面（ ）硬布线控制器。 A. 优于 B. 不如 C. 等同 参是： A 你选择的答案是： A
本次测试是：2013_45 15题 本次测试共有15道题目, 你回答正确的题目有14道，按百分制计算，你的成绩为：93 ） 1. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令的地址已存放在PC中，取指令的过程是PC→AR,M→DR,DR→IR,则此过程的微操作信号序列是（ ）。 A. PCo,G,ARi| R | DRo,G,Iri B. PCo,ARi | R| DRo,G,Iri C. PCo,G,ARi| G | DRo,G,IRi D. PCo,G, ARo|G |DRo,G,IRi 参是： A 你选择的答案是： A 2. PSW中的标志位C是（ ）。 A. 结果进位标志 B. 结果为零标志 C. 结果为负标志 D. 结果溢出标志 参是： A 你选择的答案是： A 3. 下列中，( )的执行依赖计算机的硬件结构 。 A. C语言 B. VB C. HTML D. 机器语言 参是： D 你选择的答案是： D 4. 一指令格式中操作码字段有6位，则此格式最多可以表示（ ）条指令。 A. 6 B. 12 C. 32 D. 参是： D 你选择的答案是： D 5. 微程序控制器中，微命令的编码方法一般有（ ）表示法、编码表示法和混合表示法三种。 A. 位 B. 段 C. 命令 D. 直接 参是： D 你选择的答案是： D 6. 所谓相容性微操作，是指在同时或同一（ ）周期内可并行执行的操作。 A. 时钟 B. CPU C. 总线 D. 指令 参是： B 你选择的答案是： B 7. 微程序控制器在扩展性方面（ ）硬布线控制器。 A. 优于 B. 不如 C. 等同 参是： A 你选择的答案是： A 8. PSW中的标志位V是（ ）。 A. 结果进位标志 B. 结果为零标志 C. 结果为负标志 D. 结果溢出标志 参是： D 你选择的答案是： D 9. 判断：宏指令是由若干条机器指令组成的软件指令，它属于软件。( ) A. 对 B. 错 参是： A 你选择的答案是： A 10. 一个二地址指令格式如图，当I＝0，X＝01时，I、X、D组合表示的有效地址E＝(PC)+D，且PC是程序计数器，则该地址寻址方式是（ ）。 A. 直接寻址 B. 寄存器寻址 C. 寄存器间接寻址 D. 相对寻址 参是： D 你选择的答案是： C 11. 系列计算机主要解决( )兼容问题。 A. 硬件 B. 软件 C. 指令 D. 编程技术 参是： B 你选择的答案是： B 12. 判断：每一条微指令可完成一个的算术或逻辑运算操作。( ) A. 对 B. 错 参是： B 你选择的答案是： B 13. 一个二地址指令格式如图，当I＝0，X＝10时，I、X、D组合表示的有效地址E＝(R2)+D，且R2是基址寄存器，则该地址寻址方式是（ ）。 A. 直接寻址 B. 基址寄存器直接寻址 C. 基址寻址 D. 相对寻址 参是： C 你选择的答案是： C 14. 对于同一CPU通路来讲，不同指令的取指令周期过程是（ ）。 A. 相同的 B. 不同的 C. 不一定相同或不相同 参是： A 你选择的答案是： A 15. AR用来保存（ ）所访问的数据地址。 A. 下一次 B. 当前 C. 之前 D. 将来 参是： B 你选择的答案是： B
本次测试是：2013_45 15题 本次测试共有15道题目, 你回答正确的题目有11道，按百分制计算，你的成绩为：73 1. 下列中，( )是计算机低级语言。 A. C语言 B. 汇编语言 C. VB D. HTML 参是： B 你选择的答案是： B 2. PSW中的标志位Z是（ ）。 A. 结果进位标志 B. 结果为零标志 C. 结果为负标志 D. 结果溢出标志 参是： B 你选择的答案是： B 3. 在16位机中，指令格式如图，则该指令是（ ）。 A. 二地址RR型 B. 二地址SS型 C. 二地址RS型 D. 二地址R型 参是： A 你选择的答案是： C 4. 微程序控制器一般由（ ）、微指令寄存器和地址转移逻辑三部分组成。 A. 微指令 B. 微程序 C. 控制存储器 D. cache 参是： C 你选择的答案是： C 5. 在微指令采用编码表示法时，一段3位的编码最多可表示（ ）个微命令。 A. 3 B. 7 C. 8 D. 9 参是： B 你选择的答案是： C 6. 在微程序控制器的CPU中，一条指令的执行是通过执行多条（ ）来实现的，称为微程序。 A. 微指令 B. 微程序 C. 信号 D. 微命令 参是： A 你选择的答案是： A 7. CPU的主要功能是（ ）。 A. 取出并执行指令 B. 进行算术和逻辑运算 C. 产生控制信号 D. 自动控制 参是： A 你选择的答案是： A 8. 一16位机中有一条指令宽度是16位，则该指令是（ ）指令。 A. 单字长 B. 双字长 C. 半字长 D. 等长 参是： A 你选择的答案是： A 9. PSW用来保存由算术和逻辑指令运算或测试结果的（ ）。 A. 状态 B. 标志 C. 状态和标志 D. 内容 参是： C 你选择的答案是： C 10. CPU的组成部分有运算器、控制器和（ ）。 A. 寄存器 B. cache C. 多路开关 D. 前三个都是CPU的组成部分 参是： D 你选择的答案是： D 11. 下列中，( )的执行依赖计算机的硬件结构 。 A. C语言 B. VB C. HTML D. 机器语言 参是： D 你选择的答案是： D 12. 一16位机中指令格式如图，则该指令目标地址的寻址方式是（ A. 直接寻址 B. 变址寄存器直接寻址 C. 变址寄存器间接寻址 。 ） D. 变址寻址 参是： D 你选择的答案是： C 13. IR称为（ ），存放正在执行的指令。 A. 地址寄存器 B. 指令寄存器 C. 数据寄存器 D. 程序计数器 参是： B 你选择的答案是： B 14. 微程序控制器在扩展性方面（ ）硬布线控制器。 A. 优于 B. 不如 C. 等同 参是： A 你选择的答案是： A 15. 一16位机中指令格式如图，则该指令源地址的寻址方式是（ ）。 A. 直接寻址 B. 寄存器寻址 C. 寄存器间接寻址 D. 相对寻址 参是： A 你选择的答案是： C
本次测试是：2013_45 15题 本次测试共有15道题目, 你回答正确的题目有12道，按百分制计算，你的成绩为：80 1. 判断：一般用从内存中读取一个指令的最短时间来规定CPU周期。 A. 对 B. 错 参是： A 你选择的答案是： A 2. 判断：CPU一般由运算器、控制器、寄存器、时序部件、数据通路、中断部件、总线接口等部分组成。 A. 对 B. 错 参是： A 你选择的答案是： A 3. IR称为（ ），存放正在执行的指令。 A. 地址寄存器 B. 指令寄存器 C. 数据寄存器 D. 程序计数器 参是： B 你选择的答案是： B 4. 运算器是（ ）。 A. 控制部件 B. 执行部件 参是： B 你选择的答案是： B 5. 计算机系统可以在不同的并行等级上采用流水线技术。其中，在运算操作步骤中采用流水技术可构成（ ）流水线。 A. 指令 B. 算术 C. 处理机 D. CPU 参是： B 你选择的答案是： 6. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令功能是将R1中数据存入以（R2）为地址的存储单元中，那么该指令执行过程是（ ）。 A. R2→AR,R1→DR,DR→M B. R1→AR,DR→M,DR→R2 C. R1→AR,R2→DR,M→R2 D. R1→AR,M→DR,DR→R2 参是： A 你选择的答案是： C 7. 一CPU中有两个微命令，R1#对应的微操作是将R1寄存器中内容送到总线上，R2#对应的微操作是将R2寄存器中内容送到总线上。已知R1与R2共用总线。那么，这两个微命令是（ ）。 A. 没关系的 B. 相容的 C. 相斥的 D. 因为条件不足,不能确定它们的相容相斥关系 参是： C 你选择的答案是： C 8. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令的地址已存放在PC中，取指令的过程是PC→AR,M→DR,DR→IR,则此过程的微操作信号序列是（ ）。 A. PCo,G,ARi| R | DRo,G,Iri B. PCo,ARi | R| DRo,G,Iri C. PCo,G,ARi| G | DRo,G,IRi D. PCo,G, ARo|G |DRo,G,IRi 参是： A 你选择的答案是： A 9. 一机器的（ ）是用来存储实现全部指令系统的微程序的存储器。 A. 主存储器 B. cache C. 相联存储器 D. 控制存储器 参是： D 你选择的答案是： C 10. AR用来保存（ ）所访问的数据地址。 A. 下一次 B. 当前 C. 之前 D. 将来 参是： B 你选择的答案是： B 11. 微程序控制器一般由（ ）、微指令寄存器和地址转移逻辑三部分组成。 A. 微指令 B. 微程序 C. 控制存储器 D. cache 参是： C 你选择的答案是： C 12. 在16位机中，指令格式如图，则该指令是（ ）。 A. 二地址RR型 B. 三地址RS型 C. 二地址RS型 D. 三地址S型 参是： C 你选择的答案是： C 13. 一条指令的地址码一般有( )到3个。 A. 0 B. 1 C. 2 参是： A 你选择的答案是： A 14. 所谓相斥性微操作，是指不能在同时或同一（ ）周期内并行执行的操作。 A. 时钟 B. CPU C. 总线 D. 指令 参是： B 你选择的答案是： B 15. 在微程序控制器的CPU中，一条指令的执行是通过执行多条（ ）来实现的，称为微程序。 A. 微指令 B. 微程序 C. 信号 D. 微命令 参是： A 你选择的答案是： A
本次测试是：2013_45 15题 本次测试共有15道题目, 你回答正确的题目有12道，按百分制计算，你的成绩为：80 1. 微程序控制器在速度方面（ ）硬布线控制器。 A. 优于 B. 不如 C. 等同 参是： B 你选择的答案是： B 2. 一32位机中有一条指令宽度是位，则该指令是（ ）指令。 A. 单字长 B. 双字长 C. 半字长 D. 等长 参是： B 你选择的答案是： B 3. 计算机运行过程中，流水线会因各种相关而发生断流。其相关一般分类为：资源相关、数据相关和（ ）相关。 A. 程序 B. 指令 C. CPU D. 控制 参是： D 你选择的答案是： D 4. 时序信号的同步控制方式，最主要的特征是受控制部件利用相同的（ ）。 A. 时间 B. 步骤 C. 总线 D. 时钟 参是： D 你选择的答案是： D 5. 所谓相容性微操作，是指在同时或同一（ ）周期内可并行执行的操作。 A. 时钟 B. CPU C. 总线 D. 指令 参是： B 你选择的答案是： B 6. 一指令格式中操作码字段有6位，则此格式最多可以表示（ ）条指令。 A. 6 B. 12 C. 32 D. 参是： D 你选择的答案是： D 7. 判断：指令周期一定是CPU周期的整数倍。 A. 对 B. 错 参是： A 你选择的答案是： A 8. 对一台计算机来讲，CPU执行指令所需的CPU周期数是（ ）。 A. 固定的 B. 可变化的 参是： B 你选择的答案是： B 9. 一般讲，一条访存指令的周期会（ ）一条不访存指令的周期。 A. 短于 B. 长于 C. 等于 参是： B 你选择的答案是： B 10. 微程序控制器一般由（ ）、微指令寄存器和地址转移逻辑三部分组成。 A. 微指令 B. 微程序 C. 控制存储器 D. cache 参是： C 你选择的答案是： C 11. IR称为（ ），存放正在执行的指令。 A. 地址寄存器 B. 指令寄存器 C. 数据寄存器 D. 程序计数器 参是： B 你选择的答案是： B 12. 硬连线控制器中，执行不同的机器指令通过激活一系列彼此很不相同的（ ）来实现对指令的解释。 A. 电路 B. 寄存器 C. 存储器 D. 控制信号 参是： D 你选择的答案是： A 13. 操作数写在指令中，则是（ ）方式。 A. 相对寻址 B. 基址寻址 C. 立即寻址 D. 寄存器间接寻址 参是： C 你选择的答案是： B 14. 判断：CPU一般由运算器、控制器、寄存器、时序部件、数据通路、中断部件、总线接口等部分组成。 A. 对 B. 错 参是： A 你选择的答案是： A 15. 下列( )是计算机可直接执行指令。 A. C语言语句 B. 指令系统 C. 汇编指令 D. 机器指令 参是： D 你选择的答案是： C
本次测试是：2013_45 15题 本次测试共有15道题目, 你回答正确的题目有15道，按百分制计算，你的成绩为：100 1. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令执行过程是R2→AR,R,DR→R1,则此过程的微操作信号序列是（ ）。 A. R2o,ARi | R | Dro,R1i B. R2o,G,ARo | R | Dro,G,R1o C. R2o,G,ARi | R | Dro,G,R1i D. R2o,G,ARi | RW | DRo,G,R1i 参是： C 你选择的答案是： C 2. 在16位机中，指令格式如图，则该指令是（ ）。 A. 二地址RR型 B. 二地址SS型 C. 二地址RS型 D. 二地址R型 参是： A 你选择的答案是： A 3. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令执行过程是R2→AR,R1→DR,#W,则此过程的微操作信号序列是（ ）。 A. R2o,ARi | R | DRo,R1i B. R2o,G,ARi | R1o,G,DRi |RW C. R2o,ARi | R1o,DRi,#W | DRo,G,R1i D. R2o,G,ARi | R1o,G,DRi | #W 参是： D 你选择的答案是： D 4. 计算机有条不紊地运行需时序信号来控制，时序信号是由（ ）产生的。 A. CPU时钟 B. 总线时钟 C. 控制器 D. 时序产生器 参是： D 你选择的答案是： D 5. 计算机中的并行可以有时间并行、空间并行、时间并行＋空间并行。其中，空间并行指（ ）。 A. 同步运行 B. 时间重叠 C. 异步运行 D. 资源重复 参是： D 你选择的答案是： D 6. 在硬布线控制器中，计算机的控制器输入信息一般有三组，一是（ ），二是执行部件的反馈信息，三是时序信号。 A. PC的输出 B. IR的输出 C. 微指令输出 D. 指令译码器的输出 参是： D 你选择的答案是： D 7. 一32位机中有一条指令宽度是位，则该指令是（ ）指令。 A. 单字长 B. 双字长 C. 半字长 D. 等长 参是： B 你选择的答案是： B 8. 在16位机中，指令格式如图，则该指令是（ ）。 A. 二地址RR型 B. 三地址RS型 C. 二地址RS型 D. 三地址S型 参是： C 你选择的答案是： C 9. 微程序控制器中，微程序中后续微地址采用计数器方式生成，则可产生（ ）微地址。 A. 顺序 B. 跳跃 参是： A 你选择的答案是： A 10. 微程序控制器在速度方面（ ）硬布线控制器。 A. 优于 B. 不如 C. 等同 参是： B 你选择的答案是： B 11. （ ）指令字结构系统中指令的设计更灵活。 A. 单字长 B. 双字长 C. 变长 D. 等长 参是： C 你选择的答案是： C 12. 一CPU中有两个微命令，R1#对应的微操作是将R1寄存器中内容送到总线上，R2#对应的微操作是将R2寄存器中内容送到总线上。已知R1与R2共用总线。那么，这两个微命令是（ ）。 A. 没关系的 B. 相容的 C. 相斥的 D. 因为条件不足,不能确定它们的相容相斥关系 参是： C 你选择的答案是： C 13. 指令是让计算机执行某种操作的( )。 A. 命令 B. 程序 C. 语句 D. 语言 参是： A 你选择的答案是： A 14. 微程序控制器中，微地址寄存器中存放（ ）执行的微指令的地址。 A. 当前 B. 下一条将 C. 刚刚 D. 跳转 参是： B 你选择的答案是： B 15. 硬布线控制器中，时序信号往往采用（ ）。 A. 电位－脉冲制 B. 时钟周期 C. 主状态周期－节拍电位－节拍脉冲 D. 节拍电位－节拍脉冲 参是： C 你选择的答案是： C
本次测试是：2013_45 15题 本次测试共有15道题目, 你回答正确的题目有0道，按百分制计算，你的成绩为：0 1. 所谓系列计算机是指基本( )相同、基本( )相同的一系列计算机。 A. 软件、硬件 B. 操作系统、硬件结构 C. 指令系统、体系结构 D. 微指令、指令 参是： C 你选择的答案是： A 2. 对一台计算机来讲，CPU执行指令所需的CPU周期数至少是（ ）。 A. 1 B. 2 C. 3 D. 4 参是： B 你选择的答案是： 3. 一个二地址指令格式如图，当I＝0，X＝10时，I、X、D组合表示的有效地址E＝(R2)+D，且R2是基址寄存器，则该地址寻址方式是（ ）。 A. 直接寻址 B. 基址寄存器直接寻址 C. 基址寻址 D. 相对寻址 参是： C 你选择的答案是： 4. 微程序控制器中，微程序中后续微地址采用计数器方式生成，则可产生（ ）微地址。 A. 顺序 B. 跳跃 参是： A 你选择的答案是： 5. 计算机中的控制部件与执行部件通过（ ）联系。 A. 地址线与反馈线 B. 数据线与反馈线 C. 控制线与反馈线 D. 执行线与反馈线 参是： C 你选择的答案是： 6. 在16位机中，指令格式如图，则该指令是（ ）。 A. 二地址RR型 B. 三地址RS型 C. 二地址RS型 D. 二地址SS型 参是： C 你选择的答案是： 7. 在16位机中，有一指令含两地址，指令总宽度是16位，其源地址是寄存器寻址方式，目标地址是寄存器间接寻址方式，则该指令是（ ）。 A. 双字长RS型 B. 双字长SS型 C. 单字长RR型 D. 单字长RS型 参是： D 你选择的答案是： 8. 计算机系统可以在不同的并行等级上采用流水线技术。其中，在指令执行步骤中采用流水技术可构成（ ）流水线。 A. 指令 B. 算术 C. 处理机 D. CPU 参是： A 你选择的答案是： 9. 微程序控制器一般由控制存储器、（ ）和地址转移逻辑三部分组成。 A. 微指令寄存器 B. 微程序寄存器 C. 微地址寄存器 D. cache 参是： A 你选择的答案是： 10. 微程序控制器在可维护性方面（ ）硬布线控制器。 A. 优于 B. 不如 C. 等同 参是： A 你选择的答案是： 11. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令执行过程是R2→AR,R1→DR,#W,则此过程的微操作信号序列是（ ）。 A. R2o,ARi | R | DRo,R1i B. R2o,G,ARi | R1o,G,DRi |RW C. R2o,ARi | R1o,DRi,#W | DRo,G,R1i D. R2o,G,ARi | R1o,G,DRi | #W 参是： D 你选择的答案是： 12. 判断：时序信号的同步控制方式，意味着受控制部件公用同一时钟。（ ） A. 对 B. 错 参是： A 你选择的答案是： 13. CPU主要有四方面功能，是：指令控制、操作控制、（ ）和数据加工。 A. 通路控制 B. 时间控制 C. 顺序控制 D. 循环控制 参是： B 你选择的答案是： 14. 微程序控制器中，微指令中相同长度的一段，采用（ ）表示法可以表示更多的微命令。 A. 直接 B. 间接 C. 编码 D. 命令 参是： C 你选择的答案是： 15. 计算机运行过程中，流水线会因各种相关而发生断流。其相关一般分类为：资源相关、数据相关和（ ）相关。 A. 程序 B. 指令 C. CPU D. 控制 参是： D 你选择的答案是：
本次测试是：2013_45 15题 本次测试共有15道题目, 你回答正确的题目有9道，按百分制计算，你的成绩为：60 1. 采用方框图来表示指令周期时，一个方框一般代表一个（ ）。 A. 指令周期 B. 时钟周期 C. CPU周期 D. 存储周期 参是： C 你选择的答案是： A 2. 计算机中的控制部件与执行部件通过（ ）联系。 A. 地址线与反馈线 B. 数据线与反馈线 C. 控制线与反馈线 D. 执行线与反馈线 参是： C 你选择的答案是： C 3. 操作数在存储器中，其地址的基地址在基址寄存器中，其地址的偏移量写在指令中，则是（ ）方式。 A. 基址寻址 B. 段寻址 C. 相对寻址 D. 寄存器偏移寻址 参是： A 你选择的答案是： D 4. （ ）部件接受控制部件的微命令后所进行的操作，称为微操作。 A. 运算 B. 存储 C. 外部 D. 执行 参是： D 你选择的答案是： D 5. 对一台计算机来讲，CPU执行指令所需的时钟周期数是（ ）。 A. 固定的 B. 可变化的 参是： B 你选择的答案是： A 6. 一般讲，一条访存指令的周期会（ ）一条不访存指令的周期。 A. 短于 B. 长于 C. 等于 参是： B 你选择的答案是： B 7. 在硬布线控制器中，计算机的控制器输入信息一般有三组，一是（ ），二是执行部件的反馈信息，三是时序信号。 A. PC的输出 B. IR的输出 C. 微指令输出 D. 指令译码器的输出 参是： D 你选择的答案是： D 8. 微程序控制器中，微命令的编码方法一般有（ ）表示法、编码表示法和混合表示法三种。 A. 位 B. 段 C. 命令 D. 直接 参是： D 你选择的答案是： B 9. PSW中的标志位C是（ ）。 A. 结果进位标志 B. 结果为零标志 C. 结果为负标志 D. 结果溢出标志 参是： A 你选择的答案是： A 10. 在16位机中，有一指令含两地址，指令总宽度是16位，其源地址是寄存器寻址方式，目标地址是寄存器间接寻址方式，则该指令是（ ）。 A. 双字长RS型 B. 双字长SS型 C. 单字长RR型 D. 单字长RS型 参是： D 你选择的答案是： C 11. 指令通常有两部分构成，是( )。 A. 源地址和目标地址 B. 第1字节和第2字节 C. 操作码和地址码 D. 算术和逻辑 参是： C 你选择的答案是： C 12. 计算机运行过程中，流水线会因各种相关而发生断流。其相关一般分类为：资源相关、数据相关和（ ）相关。 A. 程序 B. 指令 C. CPU D. 控制 参是： D 你选择的答案是： D 13. 判断：时序信号的同步控制方式，意味着受控制部件公用同一时钟。（ ） A. 对 B. 错 参是： A 你选择的答案是： A 14. PSW中的标志位N是（ ）。 A. 结果进位标志 B. 结果为零标志 C. 结果为负标志 D. 结果溢出标志 参是： C 你选择的答案是： D 15. 判断：时序信号的同步控制方式，意味着受控制部件操作完成时间相同。（ ） A. 对 B. 错 参是： B 你选择的答案是： B
本次测试是：2013_45 15题 本次测试共有15道题目, 你回答正确的题目有9道，按百分制计算，你的成绩为：60 1. 控制不同操作序列时序信号的方法，一般有（ ）、异步控制、联合控制三种方式。 A. 同步控制 B. 定长控制 C. 等时控制 D. 周期控制 参是： A 你选择的答案是： A 2. 运算器是（ ）。 A. 控制部件 B. 执行部件 参是： B 你选择的答案是： B 3. 指令译码器接收的是（ ）信息。 A. 指令 B. 指令地址 C. 指令操作码 D. 指令数据 参是： C 你选择的答案是： B 4. 微程序控制器在扩展性方面（ ）硬布线控制器。 A. 优于 B. 不如 C. 等同 参是： A 你选择的答案是： A 5. 一个二地址指令格式如图，当I＝0，X＝00时，I、X、D组合表示的有效地址E＝D，则该地址寻址方式是（ ）。 A. 直接寻址 B. 寄存器寻址 C. 寄存器间接寻址 D. 相对寻址 参是： A 你选择的答案是： C 6. 在16位机中，有一指令含两地址，指令总宽度是16位，其源地址是寄存器寻址方式，目标地址是寄存器间接寻址方式，则该指令是（ ）。 A. 双字长RS型 B. 双字长SS型 C. 单字长RR型 D. 单字长RS型 参是： D 你选择的答案是： C 7. 在16位机中，有一指令含两地址，指令总宽度是32位，其源地址是寄存器间接寻址方式，目标地址是直接寻址方式，则该指令是（ ）。 A. 双字长RS型 B. 双字长SS型 C. 单字长RR型 D. 单字长SS型 参是： B 你选择的答案是： A 8. 在硬布线控制器中，微操作信号由（ ）产生。 A. 指令 B. 微指令 C. 译码器 D. 硬线电路 参是： D 你选择的答案是： D 9. AR用来保存（ ）所访问的数据地址。 A. 下一次 B. 当前 C. 之前 D. 将来 参是： B 你选择的答案是： B 10. 计算机的指令可分为：微指令、机器指令和( )。 A. C语言指令 B. 汇编指令 C. 宏指令 D. 高级指令 参是： C 你选择的答案是： B 11. 所谓相容性微操作，是指在同时或同一（ ）周期内可并行执行的操作。 A. 时钟 B. CPU C. 总线 D. 指令 参是： B 你选择的答案是： B 12. 计算机运行过程中，流水线会因各种相关而发生断流。其相关一般分类为：资源相关、（ ）相关和控制相关。 A. 程序 B. 数据 C. CPU D. 控制器 参是： B 你选择的答案是： B 13. IR称为（ ），存放正在执行的指令。 A. 地址寄存器 B. 指令寄存器 C. 数据寄存器 D. 程序计数器 参是： B 你选择的答案是： B 14. 对一台计算机来讲，CPU执行指令所需的CPU周期数至少是（ ）。 A. 1 B. 2 C. 3 D. 4 参是： B 你选择的答案是： A 15. 在16位机中，指令格式如图，则该指令是（ ）。 A. 二地址RR型 B. 三地址RS型 C. 二地址RS型 D. 二地址SS型 参是： C 你选择的答案是： C
本次测试是：2013_45 15题 本次测试共有15道题目, 你回答正确的题目有13道，按百分制计算，你的成绩为：87 1. 微程序控制器中，时序信号往往采用（ ）。 A. 电位－脉冲制 B. 时钟周期 C. 主状态周期－节拍电位－节拍脉冲 D. 节拍电位－节拍脉冲 参是： D 你选择的答案是： D 2. 计算机有条不紊地运行需时序信号来控制，时序信号是由（ ）产生的。 A. CPU时钟 B. 总线时钟 C. 控制器 D. 时序产生器 参是： D 你选择的答案是： D 3. 一条指令的地址码一般有( )到3个。 A. 0 B. 1 C. 2 参是： A 你选择的答案是： A 4. 时序信号的同步控制方式，最主要的特征是受控制部件利用相同的（ ）。 A. 时间 B. 步骤 C. 总线 D. 时钟 参是： D 你选择的答案是： D 5. 如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/＃W信号控制），指令与数据存放其中。AR是地址寄存器，DR是数据缓冲寄存器，ALU具有加与减功能。G信号控制一个门电路。线上标注有小圈的表示有控制信号，下标i表示输入控制信号，下标o表示输出控制信号，图中省略了R1和R2的标注，未标注的是直通线。如果一指令执行过程是R2→AR,R,DR→R1,则此过程的微操作信号序列是（ ）。 A. R2o,ARi | R | Dro,R1i B. R2o,G,ARo | R | Dro,G,R1o C. R2o,G,ARi | R | Dro,G,R1i D. R2o,G,ARi | RW | DRo,G,R1i 参是： C 你选择的答案是： D 6. 微程序控制器一般由控制存储器、（ ）和地址转移逻辑三部分组成。 A. 微指令寄存器 B. 微程序寄存器 C. 微地址寄存器 D. cache 参是： A 你选择的答案是： A 7. 操作数在存储器中，其地址也在存储器中，其地址的地址写在指令中，则是（ ）方式。 A. 相对寻址 B. 直接寻址 C. 间接寻址 D. 寄存器间接寻址 参是： C 你选择的答案是： C 8. 一32位机中有一条32位宽度的指令，则该指令是（ ）指令。 A. 单字长 B. 双字长 C. 半字长 D. 等长 参是： A 你选择的答案是： A 9. 微程序控制器一般由（ ）、微指令寄存器和地址转移逻辑三部分组成。 A. 微指令 B. 微程序 C. 控制存储器 D. cache 参是： C 你选择的答案是： C 10. 微程序控制器中，微命令采用编码表示法，也就是在微指令的操作控制字段中的每一（ ）代表一个微命令。 A. 位 B. 段编码 参是： B 你选择的答案是： A 11. 微程序控制器中，时序信号产生器由（ ）、环形脉冲发生器、节拍脉冲和读写时序译码逻辑、启停控制逻辑等部分组成。 A. 时钟信号 B. 时钟源 C. 时钟周期 D. 脉冲 参是： B 你选择的答案是： B 12. 操作数在存储器中，其地址的基地址在程序计数器中，其地址的偏移量写在指令中，则是（ ）方式。 A. 基址寻址 B. 段寻址 C. 相对寻址 D. 寄存器偏移寻址 参是： C 你选择的答案是： C 13. 在微程序控制器的CPU中，一条指令的执行是通过执行多条（ ）来实现的，称为微程序。 A. 微指令 B. 微程序 C. 信号 D. 微命令 参是： A 你选择的答案是： A 14. 所谓相斥性微操作，是指不能在同时或同一（ ）周期内并行执行的操作。 A. 时钟 B. CPU C. 总线 D. 指令 参是： B 你选择的答案是： B 15. 在一指令系统中，如果所有指令字长度是相等的，则称（ ）指令字结构。 A. 单字长 B. 双字长 C. 半字长 D. 等长 参是： D 你选择的答案是： D
本次测试是：2013_45 15题 本次测试共有15道题目, 你回答正确的题目有13道，按百分制计算，你的成绩为：87 1. （ ）指令字结构系统中指令的设计更灵活。 A. 单字长 B. 双字长 C. 变长 D. 等长 参是： C 你选择的答案是： C 2. 一16位机中有一条指令宽度是16位，则该指令是（ ）指令。 A. 单字长 B. 双字长 C. 半字长 D. 等长 参是： A 你选择的答案是： A 3. 控制不同操作序列时序信号的方法，一般有（ ）、异步控制、联合控制三种方式。 A. 同步控制 B. 定长控制 C. 等时控制 D. 周期控制 参是： A 你选择的答案是： A 4. 判断：宏指令是由若干条机器指令组成的软件指令，它属于软件。( ) A. 对 B. 错 参是： A 你选择的答案是： A 5. 微程序控制器中，控制存储器中存放了机器指令系统（ ）机器指令对应的微程序。 A. 主要 B. 多数 C. 少数 D. 全部 参是： D 你选择的答案是： D 6. 计算机中的并行可以有时间并行、空间并行、时间并行＋空间并行。其中，时间并行指（ ）。 A. 同步运行 B. 时间重叠 C. 异步运行 D. 资源重复 参是： B 你选择的答案是： D 7. CPU主要有四方面功能，是：指令控制、操作控制、（ ）和数据加工。 A. 通路控制 B. 时间控制 C. 顺序控制 D. 循环控制 参是： B 你选择的答案是： B 8. 在微指令采用直接表示法时，一段3位的微指令最多可表示（ ）个微命令。 A. 3 B. 7 C. 8 D. 9 参是： A 你选择的答案是： B 9. 微程序控制器中，微地址寄存器中存放（ ）执行的微指令的地址。 A. 当前 B. 下一条将 C. 刚刚 D. 跳转 参是： B 你选择的答案是： B 10. 所谓相容性微操作，是指在同时或同一（ ）周期内可并行执行的操作。 A. 时钟 B. CPU C. 总线 D. 指令 参是： B 你选择的答案是： B 11. 判断：对于同一CPU通路来讲，不同指令的执行过程是相同的。（ ） A. 对 B. 错 参是： B 你选择的答案是： B 12. 在16位机中，指令格式如图，则该指令是（ ）。 A. 双字长RS型 B. 双字长RR型 C. 单字长RR型 D. 单字长RS型 参是： C 你选择的答案是： C 13. 所谓相斥性微操作，是指不能在同时或同一（ ）周期内并行执行的操作。 A. 时钟 B. CPU C. 总线 D. 指令 参是： B 你选择的答案是： B 14. 一32位机中有一条指令宽度是位，则该指令是（ ）指令。 A. 单字长 B. 双字长 C. 半字长 D. 等长 参是： B 你选择的答案是： B 15. 在硬布线控制器中，微操作信号由（ ）产生。 A. 指令 B. 微指令 C. 译码器 D. 硬线电路 参是： D 你选择的答案是： D
本次测试是：2013_45 15题 本次测试共有15道题目, 你回答正确的题目有10道，按百分制计算，你的成绩为：67 1. （ ）部件一般要通过反馈线向（ ）部件反馈信息，以决定下一步操作控制。 A. 控制、执行 B. 执行、控制 C. 内部、外部 D. 外部、内部 参是： B 你选择的答案是： B 2. 硬布线控制器中，时序信号往往采用（ ）。 A. 电位－脉冲制 B. 时钟周期 C. 主状态周期－节拍电位－节拍脉冲 D. 节拍电位－节拍脉冲 参是： C 你选择的答案是： C 3. 计算机运行过程中，流水线会因各种相关而发生断流。其相关一般分类为：资源相关、（ ）相关和控制相关。 A. 程序 B. 数据 C. CPU D. 控制器 参是： B 你选择的答案是： B 4. 计算机运行过程中，流水线会因各种相关而发生断流。其相关一般分类为：资源相关、数据相关和（ ）相关。 A. 程序 B. 指令 C. CPU D. 控制 参是： D 你选择的答案是： D 5. 一般讲，一条访存指令的周期会（ ）一条不访存指令的周期。 A. 短于 B. 长于 C. 等于 参是： B 你选择的答案是： B 6. 下列中，( )不是对一计算机指令系统的要求。 A. 完备性 B. 规整性 C. 复杂性 D. 兼容性 参是： C 你选择的答案是： C 7. 在微程序控制器中，一条微指令一般有两部分组成，一是操作控制字段，一是（ ）控制字段。 A. 微命令 B. 格式 C. 解释 D. 顺序 参是： D 你选择的答案是： D 8. CPU的主要功能是（ ）。 A. 取出并执行指令 B. 进行算术和逻辑运算 C. 产生控制信号 D. 自动控制 参是： A 你选择的答案是： C 9. 对一台计算机来讲，CPU执行指令所需的CPU周期数至少是（ ）。 A. 1 B. 2 C. 3 D. 4 参是： B 你选择的答案是： A 10. 系列计算机主要解决( )兼容问题。 A. 硬件 B. 软件 C. 指令 D. 编程技术 参是： B 你选择的答案是： B 11. 操作数在存储器中，其地址写在指令中，则是（ ）方式。 A. 相对寻址 B. 直接寻址 C. 立即寻址 D. 寄存器间接寻址 参是： B 你选择的答案是： C 12. 计算机有条不紊地运行需时序信号来控制，时序信号是由（ ）产生的。 A. CPU时钟 B. 总线时钟 C. 控制器 D. 时序产生器 参是： D 你选择的答案是： D 13. 微程序控制器中，控制存储器中存放了机器指令系统（ ）机器指令对应的微程序。 A. 主要 B. 多数 C. 少数 D. 全部 参是： D 你选择的答案是： D 14. 微程序控制器中，微指令中相同长度的一段，采用（ ）表示法可以表示更多的微命令。 A. 直接 B. 间接 C. 编码 D. 命令 参是： C 你选择的答案是： B 15. 一16位机中指令格式如图，则该指令源地址的寻址方式是（ ）。 A. 直接寻址 B. 寄存器寻址 C. 基址寄存器间接寻址 D. 基址寻址 参是： B 你选择的答案是： D
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有20道，按百分制计算，你的成绩为：100 1. 作为计算机的存储介质，基本要求是介质有（ ）个明显区别的物理状态。 A. 1 B. 2 C. 4 D. 8 参是： B 你选择的答案是： B 2. DRAM芯片使用时，所有的存储单元在（ ）内一定要刷新一次。 A. 刷新时间 B. 读写周期 C. 读同期 D. 刷新周期 参是： D 你选择的答案是： D 3. 存储器中的地址双译码方式是指（ ）。 A. 行地址与列地址分时输入，先后译码 B. 将地址分成Ｘ与Ｙ两方向，分别译码，选择交叉点的单元 参是： B 你选择的答案是： B 4. 下列不是补码加法的特点的是（ ）。 A. 符号位参加运算 B. 在模2(n+1次方)意义下相加 C. 相加的和超出2(n+1次方)的进位丢掉 D. 与原码处理方法相同 参是： D 你选择的答案是： D 5. 用位字长（其中1位符号位）表示定点整数时，所能表示的数值范围是（ ）。 A. [ 0，2(次方) – 1 ] B. [ 0，2(63次方) – 1 ] C. [ 0，2(62次方) – 1 ] D. [ 0，2(63次方) ] 参是： B 你选择的答案是： B 6. 在定点运算器中，无论采用双符号位还是单符号位，必须有（ ），它一般用（ ）来实现。 A. 译码电路， 与非门 B. 编码电路， 或非门 C. 溢出判断电路，异或门 D. 移位电路， 与或非门 参是： C 你选择的答案是： C 7. 判断：在cache/主存系统中，随机替换策略就是当需要替换时，从特定行随便选择一行换出，也就是没考虑策略问题，所以其方法是不实用的。 A. 对 B. 错 参是： B 你选择的答案是： B 8. 判断：在cache/主存系统中，如果一新的内存块要调入cache，但cache的行被全部占满时，就要产生替换。 A. 对 B. 错 参是： B 你选择的答案是： B 9. cache/主存系统的效率是（ ）与（ ）的比值。 A. 平均访问时间，主存访问时间 B. 主存访问时间，平均访问时间 C. 平均访问时间，cache访问时间 D. cache访问时间，平均访问时间 参是： D 你选择的答案是： D 10. 在cache/主存系统中，当CPU写cache命中时，只修改cache的内容，不同时写回主存，只有当此行要被替换出去时，才将整个行写回主存，此种写策略称为（ ）。 A. 写回法 B. 全写法 C. 写一次法 参是： A 你选择的答案是： A 11. 设存储器容量为1K字，字长32位，由8模块字扩展组成。存储周期T= 200 ns，数据总线宽度为32位，总线传送周期τ=50ns。 若连续读出16个字，则顺序组织存储器的带宽是（ ）。 A. (32b*16)/(16*200ns) B. (32b*16)/(16*50ns) C. (32b*16)/(200ns+15*50ns) D. (32b*16)/(50ns+15*200ns) 参是： A 你选择的答案是： A 12. 由多个模块扩展组成的存储器，当连续地址存储在（ ）时，称此存储器是交叉组织的。 A. 同一模块中 B. 不同模块中 参是： B 你选择的答案是： B 13. 直接映射cache的地址映射过程如图示。假设主存容量32M＊32位，cache容量K*32位。主存与cache之间以每块4*32位大小传送数据，采用直接映射方式，则cache的CAM容量应为（ ）。 A. 16k*8位 B. 16K*9位 C. 14K*8位 D. 14K*9位 参是： B 你选择的答案是： B 14. 利用1M*4位的SRAM芯片，设计一容量为1M*16位的存储器，属（ ）扩展。 A. 字 B. 位 C. 字位同时 D. 集中 参是： B 你选择的答案是： B 15. 全相联映射cache的地址映射过程如图示。假设主存容量32M＊32位，cache容量K*32位。主存与cache之间以每块4*32位大小传送数据，采用全相联映射方式，则cache中CAM容量应为（ ）。 A. 16K*20位 B. 16K*21位 C. 16K*22位 D. 16K*23位 参是： D 你选择的答案是： D 16. 命中率h与（ ）有关。 A. 程序特点 B. cache容量 C. cache完成存取的总次数 D. 块大小 参是： C 你选择的答案是： C 17. 按（ ）分类，存储器可分为半导体存储器和磁介质存储器。 A. 存储介质 B. 存取方式 C. 存储内容可变性 D. 信息易失性 参是： A 你选择的答案是： A 18. 设有一个4级流水的浮点加法器，各过程段所需的时间为：零检查τ1＝50ns,对阶 τ2＝60ns,相加τ3＝80ns,规格化 τ4＝70ns,每个缓冲寄存器L的延时均为 10ns, 那么此流水线的加速比为（ ）。 A. 2.3 B. 2.5 C. 2.9 D. 3.2 参是： C 你选择的答案是： C 19. 在cache/主存系统中，CAM用来存放（ ）。 A. cache中数据 B. cache行地址 C. cache列地址 D. cache中数据地址 参是： D 你选择的答案是： D 20. 74182主要用于74181进行级联时，在外部构成第二级（ ）逻辑。 A. 函数发生 B. 逻辑运算 C. 先行进位 D. 算术运算 参是： C 你选择的答案是： C
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有18道，按百分制计算，你的成绩为：90 1. 设有一个4级流水的浮点加法器，各过程段所需的时间为：零检查τ1＝50ns,对阶 τ2＝60ns,相加τ3＝90ns,规格化 τ4＝80ns,每个缓冲寄存器L的延时均为 10ns, 那么此流水线的加速比为（ ）。 A. 2.1 B. 2.8 C. 3.0 D. 3.2 参是： B 你选择的答案是： B 2. 假设x=+0.1011, y=+0.0110，则用补码运算[x-y]补=（ ）。 A. 0.0101 B. 0.0001 C. 1.1011 D. 1.1111 参是： A 你选择的答案是： B 3. 两个逻辑数，x=10100001, y=01111101，则x与y的逻辑或运算，x+y=（ ）。 A. 11111101 B. 00100001 C. 11011100 D. 00100011 参是： A 你选择的答案是： A 4. 两个逻辑数，x=10100001, y=10010011，则x与y的逻辑异或的非是（ ）。 A. 10110011 B. 10000001 C. 00110010 D. 11001101 参是： D 你选择的答案是： D 5. 利用1M*4位的SRAM芯片，设计一容量为1M*16位的存储器，属（ ）扩展。A. 字 B. 位 C. 字位同时 D. 集中 参是： B 你选择的答案是： B 6. CPU与cache之间数据交换是以（ ）为单位的。 A. 块 B. 字 C. 字节 D. 位 参是： B 你选择的答案是： B 7. 一地址空间地址为0000H-3FFFH，此空间每单元32位，则空间的总容量为（ A. 16K B. 32K C. K D. 128K 参是： C 你选择的答案是： C 8. CDRAM结构中，在读出缓冲器中数据的同时，可以对DRAM阵列进行（ ）。 A. 读 B. 写 C. 刷新 D. 选择 参是： C 你选择的答案是： C 9. 多次可编程只读存储器分为（ ）和（ ）两类。 A. 紫外线擦除，电擦除 B。 ） B. 一次可编程，多次可编程 C. 掩膜，可编程 D. 不可编程，多次可编程 参是： A 你选择的答案是： A 10. CDRAM结构中，若DRAM阵列容量为1M*4位，SRAM容量为1K*4位，则CDRAM总容量为（ ）。 A. 1M*4位 B. 1K*4位 C. 1.1M*4位 D. 0.9M*4位 参是： A 你选择的答案是： A 11. 已知：x= 0.1011，y = - 0.0101，则x-y=（ ）。 A. 无溢出 0.0110 B. 无溢出 1.0110 C. 正溢 D. 负溢 参是： C 你选择的答案是： C 12. （ ）是冯.诺依曼计算机的组成思想。 A. 存储程序并执行程序 B. 取出指令并执行指令 C. 主机与外设构成硬件 D. 硬件与软件配合运行 参是： A 你选择的答案是： A 13. CPU执行一段程序时，cache完成的次数为950次，主存完成的次数为50次。已知cache的存取周期为50ns，主存的存取周期为300ns，则系统效率为（ ）。 A. 0.8 B. 0.82 C. 0.91 D. 0.95 参是： A 你选择的答案是： A 14. 快速页模式动态存储器中的一页是指（ ）。 A. 同一行的所有单元 B. 同一列的所有单元 参是： A 你选择的答案是： A 15. cache/主存系统的效率是（ ）与（ ）的比值。 A. 平均访问时间，主存访问时间 B. 主存访问时间，平均访问时间 C. 平均访问时间，cache访问时间 D. cache访问时间，平均访问时间 参是： D 你选择的答案是： D 16. CDRAM中需一比较器，以比较本次输入（ ）与上次是否相同。 A. 地址 B. 行地址 C. 列地址 D. 单元地址 参是： B 你选择的答案是： B 17. 在机器数（ ）中，零的表示形式是唯一的。 A. 真值 B. 原码 C. 补码 D. 反码 参是： C 你选择的答案是： C 18. 双端口存储器内部具有（ ）和（ ）。 A. 一个存储体，多组相互的读写控制电路 B. 一个存储体，二组相互的读写控制电路 C. 二个存储体，多组相互的读写控制电路 D. 二个存储体，二组相互的读写控制电路 参是： B 你选择的答案是： B 19. 为了表示大容量存储器，ＧＢ表示（ ）字节。 A. ２的１０次方 B. ２的２０次方 C. ２的３０次方 D. ２的４０次方 参是： C 你选择的答案是： D 20. 两个逻辑数，x=10100001, y=01111101，则x与y的逻辑异或运算结果是（A. 11111101 。 ） B. 00100001 C. 11011100 D. 00100011 参是： C 你选择的答案是： C
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有19道，按百分制计算，你的成绩为：95 1. DRAM芯片使用时，所有的存储单元在（ ）内一定要刷新一次。 A. 刷新时间 B. 读写周期 C. 读同期 D. 刷新周期 参是： D 你选择的答案是： D 2. 判断：虚拟存储器是为了解决内存不足而采取的方法。 A. 对 B. 错 参是： A 你选择的答案是： A 3. [X]补=1.X1X2X3X4，当满足（ ）时，X > -1/2成立。(注：X1,X2,X3,X4表示数值的第1位－第4位) A. X1=1，X2~X4至少有一个为1 B. X1=1，X2~X4任意 C. X1=0，X2~X4至少有一个为1 D. X1=0，X2~X4任意 参是： A 你选择的答案是： A 4. 至今为止，计算机中的所有信息仍以二进制方式表示的理由是（ ）。 A. 节约元件 B. 运算速度快 C. 物理器件性能决定 D. 信息处理方便 参是： C 你选择的答案是： C 5. 如果浮点数尾数用补码表示，则判断下列哪一项的运算结果是规格化数（ ）。 A. 1.10101 B. 0.010111 C. 1.00110 D. 0.010101 参是： C 你选择的答案是： C 6. 同步型动态存储器内部存储体一般为（ ）。 A. 统一阵列 B. 多体交叉 C. 双端口 D. 多端口 参是： B 你选择的答案是： B 7. CPU执行一段程序时，cache完成的次数为950次，主存完成的次数为50次。已知cache的存取周期为50ns，主存的存取周期为300ns，则系统效率为（ ）。 A. 0.8 B. 0.82 C. 0.91 D. 0.95 参是： A 你选择的答案是： A 8. 某机字长32位，其中1位符号位，31位表示尾数。若用定点原码小数表示，则最大正小数为（ ）。 A. +（1 – 2(-32次方)） B. +（1 – 2(-31次方)） C. 2(-32次方) D. 2(-31次方) 参是： B 你选择的答案是： B 9. 世界上第1台计算机是在（ ）年制造的。 A. 1935 B. 1936 C. 1945 D. 1946 参是： D 你选择的答案是： D 10. 判断：ＳＲＡＭ在不断电的情况下信息可以保持。 A. 对 B. 错 参是： A 你选择的答案是： A 11. 某DRAM(SRAM)芯片，存储容量为256K*16位，如果没有复用的引脚，该芯片的地址线和数据线数目各为（ ）。 A. 256,16 B. ８，４ C. １８，１６ D. ２５６ｋ，１６ 参是： C 你选择的答案是： C 12. 由n个1位全加器构成n位加法器时，如果进位值串行传送，则称为（ ）进位的加法器。 A. 全 B. 单 C. 传递 D. 行波 参是： D 你选择的答案是： D 13. 判断：因为cache的全部功能由硬件实现，所以对程序员是透明的。 A. 对 B. 错 参是： A 你选择的答案是： A 14. 在Intel 80386CPU中，（ ）cache。 A. 包含 B. 不包含 参是： B 你选择的答案是： B 15. 利用进位的递推方法，可以得出当前进位值以只由输入和最低进位计算的公式，称（ ）进位公式。 A. 先行 B. 逻辑 C. 算术 D. 传送 参是： A 你选择的答案是： A 16. 假设主存容量32M＊32位，cache容量K*32位。主存与cache之间以每块4*32位大小传送数据，则主存有（ ）块，cache有（ ）行。 A. 32M，K B. 8M，16K C. 5M，6K D. 8M，6K 参是： B 你选择的答案是： B 17. 为了发挥cache高速的性能，Cache是由（ ）管理的。 A. CPU B. 操作系统 C. 全软件 D. 全硬件 参是： D 你选择的答案是： D 18. 设 32位二进制数表示的浮点数中，符号位为1位，阶码为8位原码整数，尾数位为23位原码小数，则它所能表示的最大规格化正数为（ ） A. +（2 – 2(-23次方)）×2(+127次方) B. ＋[1 – 2(-23次方)]×2(+127次方) C. +（2 – 2(23次方)）×2(+255次方) D. 2(+127次方) -2(23次方) 参是： B 你选择的答案是： D 19. 为了表示大容量存储器，ＴＢ表示（ ）字节。 A. ２的１０次方 B. ２的２０次方 C. ２的３０次方 D. ２的４０次方 参是： D 你选择的答案是： D 20. 双端口存储器，当两个端口（ ）时，在两个端口上进行读写操作，一定不会发生冲突。 A. 地址相同 B. 地址不同 C. 数据相同 D. 数据不同 参是： B 你选择的答案是： B
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有2道，按百分制计算，你的成绩为：10 1. 一般将计算机中的（ ）和主存储器一起称为主机。 A. 控制器 B. 运算器 C. CPU D. 总线 参是： C 你选择的答案是： C 2. 在cache/主存系统中，当CPU写cache命中时，修改cache的内容，同时写回主存，此种写策略称为（ ）。 A. 写回法 B. 全写法 C. 写一次法 参是： B 你选择的答案是： B 3. 在cache/主存系统中，当采用（ ）映射方式时，不需替换策略。A. 随机 B. 全相联 C. 直接 D. 组相联 参是： C 你选择的答案是： B 4. 如果浮点数尾数用原码表示，则判断下列哪一个尾数是规格化数（ A. 1.10101 B. 0.010111 C. 1.00110 D. 0.010101 参是： A 你选择的答案是： C 5. 已知X为整数，且[X]补 = 10011011，则X的十进制数值是（ A. +155 B. -101 C. -155 D. +101 参是： B 你选择的答案是： 6. 存储体系中的外存储器主要作用是（ ）。 A. 与CPU交互 B. 提高整个体系的速度 C. 提高整个体系的容量 D. 存放程序 。 。 ））参是： C 你选择的答案是： 7. CPU执行一段程序时，cache完成的次数为950次，主存完成的次数为50次。已知cache的存取周期为50ns，主存的存取周期为300ns，则平均访问时间为（ ）ns。 A. 80.75 B. 85.75 C. 62.5 D. 63.5 参是： C 你选择的答案是： 8. 8位原码能表示的不同数据有（ ）个。 A. 15 B. 16 C. 255 D. 256 参是： C 你选择的答案是： 9. CDRAM结构中，若DRAM阵列容量为1M*4位，SRAM容量为1K*4位，则CDRAM总容量为（ ）。 A. 1M*4位 B. 1K*4位 C. 1.1M*4位 D. 0.9M*4位 参是： A 你选择的答案是： 10. 双端口存储器，当两个端口（ ）时，在两个端口上进行读写操作，会发生冲突。 A. 地址相同 B. 地址不同 C. 数据相同 D. 数据不同 参是： A 你选择的答案是： 11. 主存到cache地址映射过程是由（ ）完成的。 A. CPU B. 操作系统 C. 程序员 D. 硬件 参是： D 你选择的答案是： 12. 定点计算机用来进行（ ）。 A. 十进制数加法运算 B. 定点数运算 C. 浮点数运算 D. 既进行定点数运算也进行浮点数运算 参是： B 你选择的答案是： 13. 在定点数运算中产生溢出的原因是（ ）。 A. 运算过程中最高位产生了进位或错位 B. 参加运算的操作数超出了机器的表示范围 C. 运算结果的操作数超出了机器的表示范围 D. 寄存器的位数太少，不得不舍弃最低有效位 参是： C 你选择的答案是： 14. 以下，（ ）不是对计算机系统的存储体系的要求。 A. 容量大 B. 需用半导体存储器 C. 速度快 D. 成本低 参是： B 你选择的答案是： 15. 利用2M*4位的SRAM芯片，设计一容量为16M*32位的存储器，需芯片数为（ ）。 A. 8 B. 16 C. 32 D. 参是： D 你选择的答案是： 16. 设有一个4级流水的浮点加法器，各过程段所需的时间为：零检查τ1＝70ns,对阶 τ2＝60ns,相加τ3＝80ns,规格化 τ4＝80ns,每个缓冲寄存器L的延时均为 10ns, 那么此流水线的加速比为（ ）。 A. 4.5 B. 4.1 C. 3.0 D. 3.2 参是： D 你选择的答案是： 17. 计算机存储器容量单位中，Ｂ表示（ ）。 A. 二进制位 B. 字节 C. 字 D. １６位 参是： B 你选择的答案是： 18. 判断：因为cache的全部功能由硬件实现，所以对程序员是透明的。 A. 对 B. 错 参是： A 你选择的答案是： 19. 在cache/主存系统中，采用写回法时，如果CPU写操作时不命中cache，一般（ ）。 A. 直接写回内存 B. 将包含此地址的内存块调入cache 参是： B 你选择的答案是： 20. 74182是（ ）部件。 A. 算术逻辑运算 B. 函数发生 C. 逻辑变换 D. 先行进位 参是： D 你选择的答案是：
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有19道，按百分制计算，你的成绩为：95 1. 80X87是进行（ ）的协处理器。 A. 定点 B. 浮点 C. 复杂 D. 简单 参是： B 你选择的答案是： B 2. CPU执行一段程序时，cache完成的次数为950次，主存完成的次数为50次。已知cache的存取周期为50ns，主存的存取周期为300ns，则平均访问时间为（ ）ns。 A. 80.75 B. 85.75 C. 62.5 D. 63.5 参是： C 你选择的答案是： C 3. 利用2M*4位的SRAM芯片，设计一容量为2M*32位的存储器，需（ ）位地址做芯片选择。 A. 0 B. 1 C. 2 D. 3 参是： A 你选择的答案是： A 4. 全相联主存/cache地址映射方式中，CAM中存放的是调入cache中的内存块的（ ）。 A. 地址 B. 地址中的字地址部分 C. 地址中的块地址部分 D. 数据 参是： C 你选择的答案是： C 5. 对EPROM进行编程，需不小于（ ）伏的正脉冲。 A. 5 B. 10 C. 20 D. 25 参是： C 你选择的答案是： C 6. 内存与cache之间数据交换是以（ ）为单位的。 A. 块 B. 字 C. 字节 D. 位 参是： A 你选择的答案是： B 7. 利用2M*4位的SRAM芯片，设计一容量为16M*32位的存储器，需芯片数为（ ）。 A. 8 B. 16 C. 32 D. 参是： D 你选择的答案是： D 8. 判断：CPU片外的cache控制逻辑一般会与主存的控制逻辑合在一起。 A. 对 B. 错 参是： A 你选择的答案是： A 9. 由于DRAM芯片一般容量大，为减少地址引脚数目，可以（ ）传送地址码。 A. 按位 B. 按字节 C. 分时 D. 按字 参是： C 你选择的答案是： C 10. 设存储器容量为1K字，字长32位，由8模块字扩展组成。存储周期T= 200 ns，数据总线宽度为32位，总线传送周期τ=50ns。 若连续读出16个字，则顺序组织存储器的带宽是（ ）。 A. (32b*16)/(16*200ns) B. (32b*16)/(16*50ns) C. (32b*16)/(200ns+15*50ns) D. (32b*16)/(50ns+15*200ns) 参是： A 你选择的答案是： A 11. 利用2M*4位的SRAM芯片，设计一容量为16M*32位的存储器，属（ ）扩展。 A. 字 B. 位 C. 字位同时 D. 集中 参是： C 你选择的答案是： C 12. 74182主要用于74181进行级联时，在外部构成第二级（ ）逻辑。 A. 函数发生 B. 逻辑运算 C. 先行进位 D. 算术运算 参是： C 你选择的答案是： C 13. 假设x=+0.1001, y=+0.0110，则用补码运算[x+y]补=（ ）。 A. 0.1110 B. 0.1011 C. 0.1101 D. 0.1111 参是： D 你选择的答案是： D 14. DARM存储元中存储信息是由（ ）上的电荷量来体现的。 A. 电容器 B. 触发器 C. MOS管 D. 位线 参是： A 你选择的答案是： A 15. 如果浮点数尾数用补码表示，则判断下列哪一项的运算结果是规格化数（ ）。 A. 1.10101 B. 0.010111 C. 1.00110 D. 0.010101 参是： C 你选择的答案是： C 16. 利用进位的递推方法，可以得出当前进位值以只由输入和最低进位计算的公式，称（ ）进位公式。 A. 先行 B. 逻辑 C. 算术 D. 传送 参是： A 你选择的答案是： A 17. 由于外围设备种类多，特性各异，它们不直接同主机相连接，而是通过（ ）与总线相联。 A. 总线 B. 适配器 C. 外围设备控制器 D. 系统公共通路 参是： B 你选择的答案是： B 18. 判断：只读存储器的特征是其中的内容只能读出，不能修改。（ ） A. 对 B. 错 参是： B 你选择的答案是： B 19. 以下存储系中的存储器，（ ）距离ＣＰＵ最远。 A. cache B. 主存 C. 硬盘 D. 磁带 参是： D 你选择的答案是： D 20. FLASH存储元（ ）上电荷量决定了其存储二进制位的值。 A. 控制栅 B. 浮空栅 C. 源极 D. 漏极 参是： B 你选择的答案是： B
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有16道，按百分制计算，你的成绩为：80 1. 已知X是整数，下列数中，X的真值最小的是（ ）。 A. [X]补=1001101 B. [X]原=1001101 C. [X]反=1001101 D. [X]移=1001101 参是： A 你选择的答案是： A 2. EEPROM的存储元是一个具有（ ）个栅极的NMOS管。 A. 1 B. 2 C. 多 参是： B 你选择的答案是： B 3. 在cache/主存系统中，当cache容量很大时，采用（ ）替换算法效率较好。 A. 最不经常使用 B. 近期最少使用 C. 随机 参是： C 你选择的答案是： C 4. 全相联映射cache的地址映射过程如图示。假设主存容量32M＊32位，cache容量K*32 位。主存与cache之间以每块4*32位大小传送数据，采用全相联映射方式，则主存地址格式为（ ）。 A. 块号+字=23+2 B. 块号+字=21+4 C. 块号+字=20+4 D. 块号+字=22+2 参是： A 你选择的答案是： A 5. 用位字长（其中1位符号位）表示定点整数时，所能表示的数值范围是（ ）。 A. [ 0，2(次方) – 1 ] B. [ 0，2(63次方) – 1 ] C. [ 0，2(62次方) – 1 ] D. [ 0，2(63次方) ] 参是： B 你选择的答案是： B 6. 世界上第1台计算机是在（ ）年制造的。 A. 1935 B. 1936 C. 1945 D. 1946 参是： D 你选择的答案是： D 7. 至今为止，计算机中的所有信息仍以二进制方式表示的理由是（ ）。 A. 节约元件 B. 运算速度快 C. 物理器件性能决定 D. 信息处理方便 参是： C 你选择的答案是： B 8. 主存的块可以映射到cache的固定组中任一行，则是（ ）映射方式。 A. 全相联 B. 组相联 C. 直接 D. 随机 参是： B 你选择的答案是： C 9. 利用2M*4位的SRAM芯片，设计一容量为2M*32位的存储器，需（ ）位地址做芯片选择。 A. 0 B. 1 C. 2 D. 3 参是： A 你选择的答案是： D 10. 由n个1位全加器构成n位加法器时，如果进位值串行传送，则称为（ ）进位的加法器。 A. 全 B. 单 C. 传递 D. 行波 参是： D 你选择的答案是： D 11. 下列四个选项中，（ ）在正常工作时是不可写的。 A. FLASH B. SRAM C. DRAM D. EPROM 参是： D 你选择的答案是： B 12. 在定点二进制运算器中，减法运算一般通过（ ）来实现的。 A. 原码运算的十进制加法器 B. 原码运算的二进制减法器 C. 补码运算的二进制减法器 D. 补码运算的二进制加法器 参是： D 你选择的答案是： D 13. ＳＲＡＭ芯片，（ ）不是其与外部打交道的信号线。 A. 地址线 B. 数据线 C. 行译码后的选择线 D. 读写控制线 参是： C 你选择的答案是： C 14. 74181中的控制端M=0时，运算与（ ）有关，所以进行算术运算。 A. 全加器 B. 进位 C. 函数发生 参是： B 你选择的答案是： B 15. 相比较，主存/cache的（ ）地址映射方式更适合小容量的cache。 A. 全相联 B. 组相联 C. 直接 D. 随机 参是： A 你选择的答案是： A 16. 在定点数运算中产生溢出的原因是（ ）。 A. 运算过程中最高位产生了进位或错位 B. 参加运算的操作数超出了机器的表示范围 C. 运算结果的操作数超出了机器的表示范围 D. 寄存器的位数太少，不得不舍弃最低有效位 参是： C 你选择的答案是： C 17. 已知cache存储周期为50ns，主存存储周期为300ns，cache/主存系统的平均访问时间为65ns，则命中率为（ ）。 A. 0.87 B. 0.90 C. 0.92 D. 0.94 参是： D 你选择的答案是： D 18. 利用2M*4位的SRAM芯片，设计一容量为16M*32位的存储器，属（ ）扩展。 A. 字 B. 位 C. 字位同时 D. 集中 参是： C 你选择的答案是： C 19. 判断：对DRAM单元的读出是破坏性的，所以DRAM的存储元只在读出后需刷新。 A. 对 B. 错 参是： B 你选择的答案是： B 20. ３根地址线经译码后可选择（ ）个地址。 A. ３ B. ６ C. ８ D. ９ 参是： C 你选择的答案是： C
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有17道，按百分制计算，你的成绩为：85 1. 由多个模块扩展组成的存储器，当连续地址存储在（ ）时，称此存储器是交叉组织的。 A. 同一模块中 B. 不同模块中 参是： B 你选择的答案是： B 2. 在行波进位补码加/减器中，影响加/减器运算速度的关键因素是（ ）。 A. 门电路的级延迟 B. 元器件速度 C. 进位传递延迟 D. 各位全加器速度的不同 参是： C 你选择的答案是： C 3. 计算机系统中采用补码运算的目的是为了（ ）。 A. 与手工运算方式保持一致 B. 提高运算过程的清晰度 C. 简化运算器的设计 D. 提高运算的精度 参是： C 你选择的答案是： C 4. 一DRAM芯片内部阵列2k行*1k列，其刷新周期为16ms，采用分散刷新方式，则两行之间刷新间隔时间为（ ）。 A. 16ms*1k B. 16ms/1k C. 16ms*2k D. 16ms/2k 参是： D 你选择的答案是： D 5. 按（ ）分类，存储器可分为易失性存储器与非易失性存储器。 A. 存储介质 B. 存取方式 C. 存储内容可变性 D. 信息易失性 参是： D 你选择的答案是： D 6. 如果浮点数尾数用补码表示，则判断下列哪一项的运算结果是规格化数（ ）。 A. 1.10101 B. 0.010111 C. 1.00110 D. 0.010101 参是： C 你选择的答案是： C 7. 判断：DRAM芯片刷新是按行进行的，所以刷新计数器的长度应等于行地址锁存器的长度。 A. 对 B. 错 参是： A 你选择的答案是： A 8. 一DRAM芯片内部阵列2048行*1024列，其刷新周期为16ms，读写周期为0.5us，采用分散刷新方式，则芯片刷新一遍需时间（ ）。 A. 16ms*2048 B. 16ms/2048 C. 0.5us*2048 D. 0.5us/2048 参是： C 你选择的答案是： C 9. 两个逻辑数，x=10100001, y=01111101，则x与y的逻辑与运算，x^y=（ ）。 A. 11111101 B. 00100001 C. 11011100 D. 00100011 参是： B 你选择的答案是： B 10. 计算机存储器容量单位中，Ｂ表示（ ）。 A. 二进制位 B. 字节 C. 字 D. １６位 参是： B 你选择的答案是： B 11. 组相联映射cache的地址映射过程如图示。假设主存容量32M＊32位，cache容量K*32位。主存与cache之间以每块4*32位大小传送数据，采用组相联映射方式，cache中每组8行，则包含单元地址为1B853F6H的主存块，映射到cache后组号为（ ），CAM中的标记为（ ）。 A. 8FDH，1B8H B. 4FDH，DC2H C. 8FDH，DC2H D. 4FDH，1B8H 参是： B 你选择的答案是： D 12. 全相联映射cache的地址映射过程如图示。假设主存容量32M＊32位，cache容量K*32位。主存与cache之间以每块4*32位大小传送数据，采用全相联映射方式，则cache中CAM容量应为（ ）。 A. 16K*20位 B. 16K*21位 C. 16K*22位 D. 16K*23位 参是： D 你选择的答案是： D 13. 利用2M*4位的SRAM芯片，设计一容量为16M*4位的存储器，属（ ）扩展。 A. 字 B. 位 C. 字位同时 D. 集中 参是： A 你选择的答案是： A 14. 两个逻辑数，x=10100001, y=10010011，则逻辑或运算 x+y=（ ）。 A. 10110011 B. 10000001 C. 00110010 D. 11001101 参是： A 你选择的答案是： B 15. 利用进位的递推方法，可以得出当前进位值以只由输入和最低进位计算的公式，称（ ）进位公式。 A. 先行 B. 逻辑 C. 算术 D. 传送 参是： A 你选择的答案是： A 16. 判断：在构造流水线时，子阶段的划分越小则流水线的加速比越大。 A. 对 B. 错 参是： B 你选择的答案是： B 17. FLASH存储元（ ）上电荷量决定了其存储二进制位的值。 A. 控制栅 B. 浮空栅 C. 源极 D. 漏极 参是： B 你选择的答案是： B 18. ＳＲＡＭ的存储元是用构造的（ ）。 A. 一个ＭＯＳ管 B. 一个电容 C. 一个触发器 D. 一个电子开关 参是： C 你选择的答案是： C 19. 下列四个选项中，（ ）是存储密度最低的存储器。 A. FLASH B. SRAM C. ROM D. EPROM 参是： B 你选择的答案是： D 20. （ ）是冯.诺依曼计算机的组成思想。 A. 存储程序并执行程序 B. 取出指令并执行指令 C. 主机与外设构成硬件 D. 硬件与软件配合运行 参是： A 你选择的答案是： A
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有19道，按百分制计算，你的成绩为：95 1. 存储器带宽是衡量其（ ）的指标。 A. 容量 B. 数据线宽度 C. 地址位数 D. 速度 参是： D 你选择的答案是： D 2. 由n个1位全加器构成n位加法器时，如果进位值串行传送，则称为（ ）进位的加法器。 A. 全 B. 单 C. 传递 D. 行波 参是： D 你选择的答案是： D 3. 两个逻辑数，x=10100001, y=10010011，则逻辑与运算 x＾y=（ A. 10110011 B. 10000001 C. 00110010 D. 11001101 参是： B 你选择的答案是： B 4. 奔腾CPU中（ ）浮点运算部件。 A. 包含 B. 不包含 参是： A 你选择的答案是： A 5. 两个逻辑数，x=10100001, y=10010011，则逻辑异或运算 x 异或A. 10110011 B. 10000001 C. 00110010 D. 11001101 参是： C 你选择的答案是： C 6. 世界上第1台计算机是在（ ）年制造的。 A. 1935 B. 1936 C. 1945 D. 1946 ）。 y=（ ）。 参是： D 你选择的答案是： D 7. 在cache/主存系统中，采用（ ）写操作策略最耗时。 A. 写回法 B. 全写法 C. 写一次法 参是： B 你选择的答案是： B 8. 在cache/主存系统中，CAM用来存放（ ）。 A. cache中数据 B. cache行地址 C. cache列地址 D. cache中数据地址 参是： D 你选择的答案是： D 9. 74182主要用于74181进行级联时，在外部构成第二级（ A. 函数发生 B. 逻辑运算 C. 先行进位 D. 算术运算 参是： C 你选择的答案是： C 10. 可编程只读存储器分为（ ）和（ ）两类。 A. 紫外线擦除，电擦除 B. 一次可编程，多次可编程 C. 掩膜，可编程 D. 不可编程，多次可编程 参是： B 你选择的答案是： B 11. 判断：加大cache容量就能提高cache/主存系统的效率。A. 对 B. 错 参是： B 你选择的答案是： B 12. 已知X是整数，下列数中，X的真值最小的是（ ）。 A. [X]补=1001101 B. [X]原=1001101 C. [X]反=1001101 ）逻辑。 D. [X]移=1001101 参是： A 你选择的答案是： A 13. 运算器的设计，主要是围绕着（ ）和寄存器同数据总线之间如何传送操作数和运算结果而进行的。 A. 全加器 B. 函数发生器 C. ALU D. 控制器 参是： C 你选择的答案是： C 14. 在Intel Pentium 2 CPU中，（ ）cache。 A. 包含1级 B. 包含2级 C. 包含3级 D. 包含4级 参是： B 你选择的答案是： B 15. 已知cache存储周期为50ns，主存存储周期为300ns，cache/主存系统的平均访问时间为65ns，则命中率为（ ）。 A. 0.87 B. 0.90 C. 0.92 D. 0.94 参是： D 你选择的答案是： D 16. cache/主存系统有效，是因为CPU访问主存时其地址映射具有（ ）特点。 A. 命中性 B. 反复性 C. 程序局部性 D. 程序与数据存储在一起 参是： C 你选择的答案是： C 17. 一512K*32位存储器，如果按字节编址，其存储容量是（ ）ＫＢ。 A. １０２４ B. ２０４８ C. ５１２ D. ４０９６ 参是： B 你选择的答案是： B 18. DRAM集中式刷新，在刷新时数据的读写操作（ ）进行。 A. 可以 B. 不能 参是： B 你选择的答案是： B 19. 行波进们加法器，其运算延迟随位数增大而（ ）增长。 A. 有限 B. 无限 C. 线性 D. 指数 参是： C 你选择的答案是： C 20. 两个逻辑数，x=10100001, y=01111101，则x与y的逻辑或非运算的结果是（ ）。 A. 00000010 B. 00100001 C. 11011100 D. 00100011 参是： A 你选择的答案是： B
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有16道，按百分制计算，你的成绩为：80 1. 在存储器中存放1位二进制数的存储单位称为（ ）。 A. 存储位元 B. 存储单元 C. 存储字节 D. 存储字 参是： A 你选择的答案是： A 2. 以下，（ ）不是对计算机系统的存储体系的要求。 A. 容量大 B. 需用半导体存储器 C. 速度快 D. 成本低 参是： B 你选择的答案是： B 3. 在cache/主存系统中，采用写回法时，如果CPU写操作时不命中cache，一般（ ）。 A. 直接写回内存 B. 将包含此地址的内存块调入cache 参是： B 你选择的答案是： B 4. 直接映射cache的地址映射过程如图示。假设主存容量32M＊32位，cache容量K*32位。主存与cache之间以每块4*32位大小传送数据，采用直接映射方式，则cache的CAM容量应为（ ）。 A. 16k*8位 B. 16K*9位 C. 14K*8位 D. 14K*9位 参是： B 你选择的答案是： B 5. 移码表示法主要用于表示（ ）数的阶码E，以利于比较两个指数的大小和（ 操作。 A. 浮点 对阶 B. 定点 对阶 C. 浮点 阶码加减 D. 定点 阶码加减 参是： A 你选择的答案是： A 6. 74181中的控制端M=0时，运算与（ ）有关，所以进行算术运算。 A. 全加器 B. 进位 C. 函数发生 参是： B 你选择的答案是： B 7. 判断：在存储体系中，ＣＰＵ可以直接访问内存。（ ） A. 对 B. 错 参是： A 你选择的答案是： A 8. cache/主存系统有效，是因为CPU访问主存时其地址映射具有（ ）特点。 A. 命中性 B. 反复性 C. 程序局部性 D. 程序与数据存储在一起 参是： C ）你选择的答案是： C 9. 在Intel Pentium 4 CPU中，（ ）cache。 A. 包含1级 B. 包含2级 C. 包含3级 D. 包含4级 参是： C 你选择的答案是： D 10. 利用1M*4位的SRAM芯片，设计一容量为1M*16位的存储器，需芯片数为（A. 2 B. 4 C. 8 D. 16 参是： B 你选择的答案是： B 11. 判断：只读存储器的特征是其中的内容只能读出，不能修改。（ ） A. 对 B. 错 参是： B 你选择的答案是： B 12. DARM存储元中存储信息是由（ ）上的电荷量来体现的。 A. 电容器 B. 触发器 C. MOS管 D. 位线 参是： A 你选择的答案是： C 13. 判断：虚拟存储器是为了解决内存不足而采取的方法。 A. 对 B. 错 参是： A 你选择的答案是： A 14. 8位原码能表示的不同数据有（ ）个。 A. 15 B. 16 C. 255 D. 256 参是： C 。 ） 你选择的答案是： D 15. 两个数值参加运算，运算结果下溢指的是（ ）。 A. 运算结果的绝对值小于机器所能表示的最小绝对值 B. 运算的结果小于机器所能表示的最小负数 C. 运算的结果小于机器所能表示的最小正数 D. 运算结果的最低有效位产生的错误 参是： B 你选择的答案是： B 16. 两个逻辑数，x=10100001, y=10010011，则逻辑与运算 x＾y=（ ）。 A. 10110011 B. 10000001 C. 00110010 D. 11001101 参是： B 你选择的答案是： B 17. 一2M*4位的DRAM芯片内部存储阵列为1k行*8k列，刷新周期为8ms，利用其设计一容量为32M*32位的存储器，并采用分散刷新方式，则两行间刷新间隔时间为（ ）。 A. 8ms/2k B. 8ms/4k C. 8ms/8k D. 8ms/16k 参是： D 你选择的答案是： D 18. 存储体系中的外存储器主要作用是（ ）。 A. 与CPU交互 B. 提高整个体系的速度 C. 提高整个体系的容量 D. 存放程序 参是： C 你选择的答案是： C 19. 对EPROM进行编程，需不小于（ ）伏的正脉冲。 A. 5 B. 10 C. 20 D. 25 参是： C 你选择的答案是： B 20. EEPROM擦除数据时，在（ ）极加20V正脉冲。 A. G1 B. G2 C. S D. D 参是： B 你选择的答案是： B
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有9道，按百分制计算，你的成绩为：45 1. 一DRAM芯片内部阵列2048行*1024列，其刷新周期为16ms，读写周期为0.5us，采用分散刷新方式，则芯片刷新一遍需时间（ ）。 A. 16ms*2048 B. 16ms/2048 C. 0.5us*2048 D. 0.5us/2048 参是： C 你选择的答案是： C 2. 利用2M*4位的SRAM芯片，设计一容量为16M*4位的存储器，需芯片数为（ ）。 A. 2 B. 4 C. 8 D. 16 参是： C 你选择的答案是： B 3. 一DRAM芯片，容量为2M＊4位，行与列地址分时输入，则片外地址引脚数目至少为（ ）根。 A. 22 B. 11 C. 10 D. 12 参是： B 你选择的答案是： A 4. 一个带符号的定点数由符号位和（ ）两部分组成。根据小数点位置不同，定点数有纯小数和纯整数之分 A. 尾数 B. 阶码 C. 数值域 D. 尾数域 参是： C 你选择的答案是： A 5. 两个逻辑数，x=10100001, y=10010011，则逻辑异或运算 x 异或 y=（ ）。 A. 10110011 B. 10000001 C. 00110010 D. 11001101 参是： C 你选择的答案是： A 6. 用户可以对EPROM进行（ ）次编程。 A. 0 B. 1 C. 多 参是： C 你选择的答案是： C 7. 按（ ）分类，存储器可分为易失性存储器与非易失性存储器。 A. 存储介质 B. 存取方式 C. 存储内容可变性 D. 信息易失性 参是： D 你选择的答案是： D 8. 流水线的时钟周期定义为（ ）加上缓冲时间。 A. 各子任务的平均加工时间 B. 各子任务加工时间之和 C. 子任务中加工时间最长段的加工时间 D. 子任务中加工时间最短段的加工时间 参是： C 你选择的答案是： A 9. 在存储器中存放1位二进制数的存储单位称为（ ）。 A. 存储位元 B. 存储单元 C. 存储字节 D. 存储字 参是： A 你选择的答案是： A 10. FLASH存储元写0，要在（ ）上加正电压。 A. 控制栅 B. 浮空栅 C. 源极 D. 漏极 参是： A 你选择的答案是： C 11. 在定点运算器中，无论采用双符号位还是单符号位，必须有（ ），它一般用（ ）来实现。 A. 译码电路， 与非门 B. 编码电路， 或非门 C. 溢出判断电路，异或门 D. 移位电路， 与或非门 参是： C 你选择的答案是： C 12. EEPROM的存储元是一个具有（ ）个栅极的NMOS管。 A. 1 B. 2 C. 多 参是： B 你选择的答案是： C 13. 原码加减法是指（ ）。 A. 操作数用原码表示，连同符号位直接相加减 B. 操作数取绝对值，直接相加减，符号位单独处理 C. 操作数用原码表示，尾数直接相加减，符号位单独处理 D. 操作数用原码表示，根据两数符号决定实际操作 参是： D 你选择的答案是： A 14. 利用2M*4位的SRAM芯片，设计一容量为16M*32位的存储器，属（ ）扩展。 A. 字 B. 位 C. 字位同时 D. 集中 参是： C 你选择的答案是： A 15. [X]补=1.X1X2X3X4，当满足（ ）时，X > -1/2成立。(注：X1,X2,X3,X4表示数值的第1位－第4位) A. X1=1，X2~X4至少有一个为1 B. X1=1，X2~X4任意 C. X1=0，X2~X4至少有一个为1 D. X1=0，X2~X4任意 参是： A 你选择的答案是： A 16. ＳＲＡＭ的存储元是用构造的（ ）。 A. 一个ＭＯＳ管 B. 一个电容 C. 一个触发器 D. 一个电子开关 参是： C 你选择的答案是： D 17. 作为ＳＲＡＭ的存储元要有（ ）个稳定状态。 A. １ B. ２ C. ４ D. ８ 参是： B 你选择的答案是： B 18. 主存的块可以映射到cache的固定一行，则是（ ）映射方式。 A. 全相联 B. 组相联 C. 直接 D. 随机 参是： C 你选择的答案是： C 19. 利用2M*4位的SRAM芯片，设计一容量为16M*32位的存储器，需芯片数为（ ）。 A. 8 B. 16 C. 32 D. 参是： D 你选择的答案是： B 20. 223(十进制数)化成二进制数是（ ）。 A. 11011101B B. 11011111B C. 1001111B D. 11010011B 参是： B 你选择的答案是： B
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有17道，按百分制计算，你的成绩为：85 1. 判断：对于某一计算机功能采用硬件方案还是软件方案实现，取决于成本、速度、可靠性和变更周期等因素。（ ） A. 对 B. 错 参是： A 你选择的答案是： A 2. 主存的块可以映射到cache的固定组中任一行，则是（ ）映射方式。 A. 全相联 B. 组相联 C. 直接 D. 随机 参是： B 你选择的答案是： B 3. 双端口存储器，当两个端口（ ）时，在两个端口上进行读写操作，会发生冲突。 A. 地址相同 B. 地址不同 C. 数据相同 D. 数据不同 参是： A 你选择的答案是： A 4. 在Intel 80486CPU中，（ ）cache。 A. 包含 B. 不包含 参是： A 你选择的答案是： A 5. 存储体系中的外存储器主要作用是（ ）。 A. 与CPU交互 B. 提高整个体系的速度 C. 提高整个体系的容量 D. 存放程序 参是： C 你选择的答案是： C 6. 对FLASH进行擦除操作时，在（ ）上加正电压。 A. 控制栅 B. 浮空栅 C. 源极 D. 漏极 参是： C 你选择的答案是： C 7. 对同一计算机系统的存储体系中不同存储器容量排序最合理的是（ ）。 A. cache>主存>外存 B. cache>外存>主存 C. 主存>外存>cache D. 外存>主存>cache 参是： D 你选择的答案是： D 8. 判断：虚拟存储器是为了解决内存不足而采取的方法。 A. 对 B. 错 参是： A 你选择的答案是： A 9. 主存的块可以映射到cache的固定一行，则是（ ）映射方式。 A. 全相联 B. 组相联 C. 直接 D. 随机 参是： C 你选择的答案是： C 10. 双端口存储器，当两个端口（ ）时，在两个端口上进行读写操作，一定不会发生冲突。 A. 地址相同 B. 地址不同 C. 数据相同 D. 数据不同 参是： B 你选择的答案是： B 11. 已知：x= 0.1011，y = - 0.0101，则x-y=（ ）。 A. 无溢出 0.0110 B. 无溢出 1.0110 C. 正溢 D. 负溢 参是： C 你选择的答案是： C 12. 计算机的工作过程也就是（ ）。 A. 对存储器的读写过程 B. 运算器的计算过程 C. 总线的传送过程 D. 依次取指令及执行指令的过程 参是： D 你选择的答案是： D 13. 以下存储系中的存储器，（ ）距离ＣＰＵ最远。 A. cache B. 主存 C. 硬盘 D. 磁带 参是： D 你选择的答案是： C 14. 为了表示大容量存储器，ＭＢ表示（ ）字节。 A. ２的１０次方 B. ２的２０次方 C. ２的３０次方 D. ２的４０次方 参是： B 你选择的答案是： A 15. EEPROM擦除数据时，在（ ）极加20V正脉冲。 A. G1 B. G2 C. S D. D 参是： B 你选择的答案是： B 16. 两个逻辑数，x=10100001, y=10010011，则x与y的逻辑或的非是（A. 01001100 B. 10000001 C. 00110010 D. 11001101 参是： A 你选择的答案是： B 17. 按（ ）分类，存储器可分为易失性存储器与非易失性存储器。 A. 存储介质 B. 存取方式 C. 存储内容可变性 D. 信息易失性 参是： D 你选择的答案是： D 。 ） 18. CPU与cache之间数据交换是以（ ）为单位的。 A. 块 B. 字 C. 字节 D. 位 参是： B 你选择的答案是： B 19. 在Intel Pentium 2 CPU中，（ ）cache。 A. 包含1级 B. 包含2级 C. 包含3级 D. 包含4级 参是： B 你选择的答案是： B 20. 作为ＳＲＡＭ的存储元要有（ ）个稳定状态。 A. １ B. ２ C. ４ D. ８ 参是： B 你选择的答案是： B
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有8道，按百分制计算，你的成绩为：40 1. 利用进位的递推方法，可以得出当前进位值以只由输入和最低进位计算的公式，称（进位公式。 A. 先行 B. 逻辑 C. 算术 D. 传送 参是： A 你选择的答案是： A 2. 假设x=+0.1001, y=+0.0110，则用补码运算[x+y]补=（ ）。 A. 0.1110 B. 0.1011 C. 0.1101 D. 0.1111 参是： D 你选择的答案是： C ） 3. 下列补码加法的规则，错误的是（ ）。 A. 所有的操作数都用补码表示，结果也用补码表示 B. 若两数同号做加法，异号则做减法 C. 符号位和数一样参加运算 D. 符号位变形补码 参是： B 你选择的答案是： B 4. CPU与cache之间数据交换是以（ ）为单位的。 A. 块 B. 字 C. 字节 D. 位 参是： B 你选择的答案是： B 5. 按（ ）分类，半导体存储器可分为读写存储器与只读存储器。 A. 存储介质 B. 存取方式 C. 存储内容可变性 D. 信息易失性 参是： B 你选择的答案是： C 6. 直接映射cache的地址映射过程如图示。假设主存容量32M＊32位，cache容量K*32位。主存与cache之间以每块4*32位大小传送数据，采用直接映射方式，则包含单元地址为1B853F6H的主存块，映射到cache的行地址为（ ），CAM中的标记为（ ）。 A. 14FDH，1B8H B. 1B8H，14FDH C. 14FDH，1B4H D. 1B8DH，14FEH 参是： A 你选择的答案是： C 7. 快速页模式动态存储器中的一页是指（ ）。 A. 同一行的所有单元 B. 同一列的所有单元 参是： A 你选择的答案是： A 8. CPU执行一段程序时，cache完成的次数为950次，主存完成的次数为50次。已知cache的存取周期为50ns，主存的存取周期为300ns，则平均访问时间为（ ）ns。 A. 80.75 B. 85.75 C. 62.5 D. 63.5 参是： C 你选择的答案是： B 9. 主存的块可以映射到cache的任一行，则是（ ）映射方式。 A. 全相联 B. 组相联 C. 直接 D. 随机 参是： A 你选择的答案是： B 10. 由于DRAM芯片一般容量大，为减少地址引脚数目，可以（ ）传送地址码。 A. 按位 B. 按字节 C. 分时 D. 按字 参是： C 你选择的答案是： A 11. 由多个模块扩展组成的存储器，当连续地址存储在（ ）时，称此存储器是顺序组织的。 A. 同一模块中 B. 不同模块中 参是： A 你选择的答案是： A 12. 在cache/主存系统中，当cache容量很大时，采用（ ）替换算法效率较好。 A. 最不经常使用 B. 近期最少使用 C. 随机 参是： C 你选择的答案是： A 13. 在定点数运算中产生溢出的原因是（ ）。 A. 运算过程中最高位产生了进位或错位 B. 参加运算的操作数超出了机器的表示范围 C. 运算结果的操作数超出了机器的表示范围 D. 寄存器的位数太少，不得不舍弃最低有效位 参是： C 你选择的答案是： A 14. 已知X为整数，若[X]补=11010011，则X的十进制数真值是（ ）。 A. -83 B. -65 C. -45 D. -48 参是： C 你选择的答案是： A 15. 在Intel 80386CPU中，（ ）cache。 A. 包含 B. 不包含 参是： B 你选择的答案是： A 16. 同步型动态存储器内部存储体一般为（ ）。 A. 统一阵列 B. 多体交叉 C. 双端口 D. 多端口 参是： B 你选择的答案是： D 17. 两个数值参加运算，运算结果下溢指的是（ ）。 A. 运算结果的绝对值小于机器所能表示的最小绝对值 B. 运算的结果小于机器所能表示的最小负数 C. 运算的结果小于机器所能表示的最小正数 D. 运算结果的最低有效位产生的错误 参是： B 你选择的答案是： B 18. 假设x=+0.0110, y=-0.0010，则用补码运算[x-y]补=（ ）。 A. 0.1000 B. 1.1000 C. 0.0100 D. 1.0100 参是： A 你选择的答案是： B 19. 主存的块可以映射到cache的固定一行，则是（ ）映射方式。 A. 全相联 B. 组相联 C. 直接 D. 随机 参是： C 你选择的答案是： C 20. 定点计算机用来进行（ ）。 A. 十进制数加法运算 B. 定点数运算 C. 浮点数运算 D. 既进行定点数运算也进行浮点数运算 参是： B 你选择的答案是： B
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有10道，按百分制计算，你的成绩为：50 1. 两个数值参加运算，运算结果下溢指的是（ ）。 A. 运算结果的绝对值小于机器所能表示的最小绝对值 B. 运算的结果小于机器所能表示的最小负数 C. 运算的结果小于机器所能表示的最小正数 D. 运算结果的最低有效位产生的错误 参是： B 你选择的答案是： B 2. 在行波进位补码加/减器中，影响加/减器运算速度的关键因素是（ ）。 A. 门电路的级延迟 B. 元器件速度 C. 进位传递延迟 D. 各位全加器速度的不同 参是： C 你选择的答案是： C 3. 在cache/主存系统中，采用（ ）写操作策略最有可能出现内存与cache内容不一致问题。 A. 写回法 B. 全写法 C. 写一次法 参是： A 你选择的答案是： C 4. 利用1M*4位的SRAM芯片，设计一容量为1M*16位的存储器，属（ ）扩展。 A. 字 B. 位 C. 字位同时 D. 集中 参是： B 你选择的答案是： B 5. 设有一个4级流水的浮点加法器，各过程段所需的时间为：零检查τ1＝50ns,对阶 τ2＝60ns,相加τ3＝80ns,规格化 τ4＝70ns,每个缓冲寄存器L的延时均为 10ns, 那么此流水线的加速比为（ ）。 A. 2.3 B. 2.5 C. 2.9 D. 3.2 参是： C 你选择的答案是： D 6. 判断：DRAM芯片刷新是按行进行的，所以刷新计数器的长度应等于行地址锁存器的长度。 A. 对 B. 错 参是： A 你选择的答案是： B 7. 主存到cache地址映射过程是由（ ）完成的。 A. CPU B. 操作系统 C. 程序员 D. 硬件 参是： D 你选择的答案是： A 8. 两个逻辑数，x=10100001, y=10010011，则x与y的逻辑异或的非是（ ）。 A. 10110011 B. 10000001 C. 00110010 D. 11001101 参是： D 你选择的答案是： B 9. 下列四个选项中，（ ）不是单晶体管存储元的存储器。 A. FLASH B. EPROM C. SRAM D. EEPROM 参是： C 你选择的答案是： A 10. 一DRAM芯片，容量为1M＊4位，行与列地址分时输入，则片外地址引脚数目至少为（ ）根。 A. 20 B. 15 C. 10 D. 12 参是： C 你选择的答案是： D 11. 计算机系统中采用补码运算的目的是为了（ ）。 A. 与手工运算方式保持一致 B. 提高运算过程的清晰度 C. 简化运算器的设计 D. 提高运算的精度 参是： C 你选择的答案是： D 12. 判断：访问内存的请求是由CPU发出的。 A. 对 B. 错 参是： B 你选择的答案是： A 13. CPU执行一段程序时，cache完成的次数为950次，主存完成的次数为50次。已知cache的存取周期为50ns，主存的存取周期为300ns，则平均访问时间为（ ）ns。 A. 80.75 B. 85.75 C. 62.5 D. 63.5 参是： C 你选择的答案是： C 14. 作为计算机的存储介质，基本要求是介质有（ ）个明显区别的物理状态。 A. 1 B. 2 C. 4 D. 8 参是： B 你选择的答案是： B 15. 设有一个4级流水的浮点加法器，各过程段所需的时间为：零检查τ1＝50ns,对阶 τ2＝60ns,相加τ3＝90ns,规格化 τ4＝80ns,每个缓冲寄存器L的延时均为 10ns, 那么此流水线的加速比为（ ）。 A. 2.1 B. 2.8 C. 3.0 D. 3.2 参是： B 你选择的答案是： D 16. 汉明码是一种（ ）编码。 A. 压缩 B. 检索 C. 纠错 D. 奇偶 参是： C 你选择的答案是： C 17. 在快速页模式动态存储器中，对同一页单元的连续读写，可以先给出一（ ），之后只要给出不同的（ ）地址。 A. 单元，列 B. 单元，行 C. 列，行 D. 行，列 参是： D 你选择的答案是： D 18. 判断：在存储体系中，ＣＰＵ有时会直接访问外存。（ ） A. 对 B. 错 参是： B 你选择的答案是： B 19. 采用变形补码判溢出，当发生正溢时，其两位符号位为（ ）。 A. 00 B. 01 C. 10 D. 11 参是： B 你选择的答案是： B 20. 下列数均为无符号的纯整数，则其中最小的数是（ ）。 A. 100101 B B. 50 O（O表示八进制数） C. 625 H D. 36 D（D表示10进制数） 参是： D 你选择的答案是： D
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有9道，按百分制计算，你的成绩为：45 1. 223(十进制数)化成二进制数是（ ）。 A. 11011101B B. 11011111B C. 1001111B D. 11010011B 参是： B 你选择的答案是： B 2. 流水线中各子任务有先后顺序，必须在前面子任务完成后，后面的子任务才能开始，则称（ ）。 A. 顺序流水线 B. 线性流水线 参是： B 你选择的答案是： A 3. 在刷新周期指标方面，DRAM芯片的刷新周期越（ ），其性能越好。 A. 长 B. 短 参是： A 你选择的答案是： A 4. 判断：半导体存储器是易失性存储器。（ ） A. 对 B. 错 参是： B 你选择的答案是： A 5. 判断：只读存储器在任何时候都只能读出数据，不能写入数据。 A. 对 B. 错 参是： B 你选择的答案是： A 6. 计算机存储器容量单位中，b表示（ ）。 A. 二进制位 B. 字节 C. 字 D. １６位 参是： A 你选择的答案是： B 7. 判断：ＳＲＡＭ在不断电的情况下信息可以保持。 A. 对 B. 错 参是： A 你选择的答案是： B 8. 判断：虚拟存储器是为了解决内存不足而采取的方法。 A. 对 B. 错 参是： A 你选择的答案是： 9. 移码表示法主要用于表示（ ）数的阶码E，以利于比较两个指数的大小和（ 操作。 A. 浮点 对阶 B. 定点 对阶 C. 浮点 阶码加减 D. 定点 阶码加减 参是： A 你选择的答案是： C 10. 在流水线中，原则上要求各个子阶段的处理时间（ ）。 A. 按大小排列 B. 不同 C. 相同 参是： C 你选择的答案是： C 11. 相比较，主存/cache的（ ）地址映射方式更适合大容量的cache。 A. 全相联 B. 组相联 C. 直接 D. 随机 参是： C 你选择的答案是： D 12. cache/主存系统的效率是（ ）与（ ）的比值。 A. 平均访问时间，主存访问时间 B. 主存访问时间，平均访问时间 C. 平均访问时间，cache访问时间 D. cache访问时间，平均访问时间 参是： D 你选择的答案是： B 13. 两个逻辑数，x=10100001, y=01111101，则x与y的逻辑或运算，x+y=（ ）。A. 11111101 ） B. 00100001 C. 11011100 D. 00100011 参是： A 你选择的答案是： C 14. 对同一计算机系统的存储体系中不同存储器容量排序最合理的是（ ）。 A. cache>主存>外存 B. cache>外存>主存 C. 主存>外存>cache D. 外存>主存>cache 参是： D 你选择的答案是： D 15. 假设x=+0.0110, y=-0.0010，则用补码运算[x-y]补=（ ）。 A. 0.1000 B. 1.1000 C. 0.0100 D. 1.0100 参是： A 你选择的答案是： A 16. 判断：在存储体系中，ＣＰＵ可以直接访问内存。（ ） A. 对 B. 错 参是： A 你选择的答案是： B 17. 判断：cache与主存是统一编址的。 A. 对 B. 错 参是： B 你选择的答案是： B 18. CPU执行一段程序时，cache完成的次数为950次，主存完成的次数为50次。已知cache的存取周期为50ns，主存的存取周期为300ns，则平均访问时间为（ ）ns。 A. 80.75 B. 85.75 C. 62.5 D. 63.5 参是： C 你选择的答案是： C 19. 在定点数运算中产生溢出的原因是（ ）。 A. 运算过程中最高位产生了进位或错位 B. 参加运算的操作数超出了机器的表示范围 C. 运算结果的操作数超出了机器的表示范围 D. 寄存器的位数太少，不得不舍弃最低有效位 参是： C 你选择的答案是： C 20. 同一存储器，通常其存储周期（ ）其存取时间。 A. 等于 B. 小于 C. 大于 D. 无关 参是： C 你选择的答案是： C
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有13道，按百分制计算，你的成绩为：65 1. 计算机的工作过程也就是（ ）。 A. 对存储器的读写过程 B. 运算器的计算过程 C. 总线的传送过程 D. 依次取指令及执行指令的过程 参是： D 你选择的答案是： D 2. 判断：磁介质存储器是非易失性存储器。（ ） A. 对 B. 错 参是： A 你选择的答案是： A 3. 在cache/主存系统中，采用写回法时，如果CPU写操作时不命中cache，一般（ A. 直接写回内存 B. 将包含此地址的内存块调入cache 参是： B 你选择的答案是： B 4. 假设x=+0.0110, y=-0.0010，则用补码运算[x-y]补=（ ）。 A. 0.1000 B. 1.1000 C. 0.0100 D. 1.0100 参是： A 。） 你选择的答案是： A 5. 世界上第1台计算机是在（ ）年制造的。 A. 1935 B. 1936 C. 1945 D. 1946 参是： D 你选择的答案是： D 6. 设存储器容量为1K字，字长32位，由8模块字扩展组成。存储周期T= 200 ns，数据总线宽度为32位，总线传送周期τ=50ns。 若连续读出16个字，则顺序组织存储器的带宽是（ ）。 A. (32b*16)/(16*200ns) B. (32b*16)/(16*50ns) C. (32b*16)/(200ns+15*50ns) D. (32b*16)/(50ns+15*200ns) 参是： A 你选择的答案是： C 7. 一2M*4位的DRAM芯片内部存储阵列为1k行*8k列，刷新周期为8ms，利用其设计一容量为32M*32位的存储器，并采用分散刷新方式，则两行间刷新间隔时间为（ ）。 A. 8ms/2k B. 8ms/4k C. 8ms/8k D. 8ms/16k 参是： D 你选择的答案是： C 8. 两个逻辑数，x=10100001, y=10010011，则逻辑或运算 x+y=（ ）。 A. 10110011 B. 10000001 C. 00110010 D. 11001101 参是： A 你选择的答案是： A 9. 相比较，主存/cache的（ ）地址映射方式更适合小容量的cache。 A. 全相联 B. 组相联 C. 直接 D. 随机 参是： A 你选择的答案是： D 10. 流水线的时钟周期定义为（ ）加上缓冲时间。 A. 各子任务的平均加工时间 B. 各子任务加工时间之和 C. 子任务中加工时间最长段的加工时间 D. 子任务中加工时间最短段的加工时间 参是： C 你选择的答案是： C 11. CPU与主存之间的cache是为了解决期间（ ）问题。 A. 距离 B. 总线约束 C. 速度匹配 D. 容量扩充 参是： C 你选择的答案是： C 12. FLASH存储元是在（ ）存储元基础上发展起来的。 A. PROM B. RAM C. EPROM D. EEPROM 参是： C 你选择的答案是： C 13. 按（ ）分类，存储器可分为半导体存储器和磁介质存储器。 A. 存储介质 B. 存取方式 C. 存储内容可变性 D. 信息易失性 参是： A 你选择的答案是： A 14. 223(十进制数)化成二进制数是（ ）。 A. 11011101B B. 11011111B C. 1001111B D. 11010011B 参是： B 你选择的答案是： B 15. 采用变形补码判溢出，当发生负溢时，其两位符号位为（ ）。 A. 00 B. 01 C. 10 D. 11 参是： C 你选择的答案是： C 16. CDRAM结构中，在读出缓冲器中数据的同时，可以对DRAM阵列进行（ ）。 A. 读 B. 写 C. 刷新 D. 选择 参是： C 你选择的答案是： C 17. 从DRAM存储元中读出（ ）是破坏性的，必须再（ ）。 A. 0，读出 B. 1，读出 C. 0，写入 D. 1，写入 参是： D 你选择的答案是： A 18. 下列不是补码加法的特点的是（ ）。 A. 符号位参加运算 B. 在模2(n+1次方)意义下相加 C. 相加的和超出2(n+1次方)的进位丢掉 D. 与原码处理方法相同 参是： D 你选择的答案是： B 19. 下列四个选项中，（ ）不是FLASH的特点。 A. 在线读写 B. 单管存储元 C. 永久存储 D. 紫外线擦除 参是： D 你选择的答案是： B 20. 在cache/主存系统中，采用（ ）替换算法最有可能将刚拷贝入cache的行换出。 A. 最不经常使用 B. 近期最少使用 C. 随机 参是： A 你选择的答案是： C
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有0道，按百分制计算，你的成绩为：0 1. cache/主存系统的平均访问时间ta，我们希望其与（ ）尽量接近。 A. 主存的访问时间 B. cache的访问时间 C. 程序的运行速度 D. CPU的运行速度 参是： B 你选择的答案是： 2. 一DRAM芯片内部阵列512行*1024列，其刷新周期为16ms，采用分散刷新方式，则在（ ）时间内必须刷新一行。 A. 16ms*512 B. 16ms/512 C. 16ms*1024 D. 16ms/1024 参是： B 你选择的答案是： 3. 在cache/主存系统中，当CPU写cache命中时，修改cache的内容，同时写回主存，此种写策略称为（ ）。 A. 写回法 B. 全写法 C. 写一次法 参是： B 你选择的答案是： 4. 以下存储系中的存储器，（ ）距离ＣＰＵ最近。 A. cache B. 主存 C. 硬盘 D. 磁带 参是： A 你选择的答案是： 5. 全相联主存/cache地址映射方式中，CAM中存放的是调入cache中的内存块的（ ）。 A. 地址 B. 地址中的字地址部分 C. 地址中的块地址部分 D. 数据 参是： C 你选择的答案是： 6. 由n个1位全加器构成n位加法器时，如果进位值串行传送，则称为（ ）进位的加法器。 A. 全 B. 单 C. 传递 D. 行波 参是： D 你选择的答案是： 7. 组相联映射cache的地址映射过程如图示。假设主存容量32M＊32位，cache容量K*32位。主存与cache之间以每块4*32位大小传送数据，采用组相联映射方式，cache中每8行为一组，则cache中CAM容量（ ）。 A. 4K*12位 B. 4K*11位 C. 16K*12位 D. 2K*11位 参是： C 你选择的答案是： 8. 原码加减法是指（ ）。 A. 操作数用原码表示，连同符号位直接相加减 B. 操作数取绝对值，直接相加减，符号位单独处理 C. 操作数用原码表示，尾数直接相加减，符号位单独处理 D. 操作数用原码表示，根据两数符号决定实际操作 参是： D 你选择的答案是： 9. 按（ ）分类，半导体存储器可分为读写存储器与只读存储器。 A. 存储介质 B. 存取方式 C. 存储内容可变性 D. 信息易失性 参是： B 你选择的答案是： 10. 在Intel 80386CPU中，（ ）cache。 A. 包含 B. 不包含 参是： B 你选择的答案是： 11. 两个逻辑数，x=10100001, y=10010011，则逻辑与运算 x＾y=（ ）。 A. 10110011 B. 10000001 C. 00110010 D. 11001101 参是： B 你选择的答案是： 12. cache一般是由高速（ ）构成的。 A. SRAM B. DRAM C. FLASH D. EEPROM 参是： A 你选择的答案是： 13. 设X=+0.1011，则[X]补为（ ）。 A. 0.1011 B. 1.1011 C. 0.0101 D. 1.0101 参是： A 你选择的答案是： 14. 由多个模块扩展组成的存储器，当连续地址存储在（ ）时，称此存储器是顺序组织的。 A. 同一模块中 B. 不同模块中 参是： A 你选择的答案是： 15. 两个逻辑数，x=10100001, y=10010011，则逻辑异或运算 x 异或 y=（ ）。 A. 10110011 B. 10000001 C. 00110010 D. 11001101 参是： C 你选择的答案是： 16. 至今为止，计算机中的所有信息仍以二进制方式表示的理由是（ ）。 A. 节约元件 B. 运算速度快 C. 物理器件性能决定 D. 信息处理方便 参是： C 你选择的答案是： 17. 用户可以对EPROM进行（ ）次编程。 A. 0 B. 1 C. 多 参是： C 你选择的答案是： 18. 某机字长32位，其中1位符号位，31位表示尾数。若用定点原码小数表示，则最大正小数为（ ）。 A. +（1 – 2(-32次方)） B. +（1 – 2(-31次方)） C. 2(-32次方) D. 2(-31次方) 参是： B 你选择的答案是： 19. 一1M＊8位DRAM芯片，其内部存储阵列设置合理的是（ ）。 A. 1k行＊2k列 B. 1k行＊4k列 C. 2k行＊2k列 D. 2k行＊4k列 参是： D 你选择的答案是： 20. 判断：如果CPU访问cache/主存系统时，没命中cache，则一定会将包含访问字的内存块调入cache。 A. 对 B. 错 参是： B 你选择的答案是：
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有16道，按百分制计算，你的成绩为：80 1. DRAM存储元由一个MOS管和一个电容器组成，其中，MOS管是做（ ）用的。 A. 负载 B. 开关 C. 触发器 D. 存储信息 参是： B 你选择的答案是： D 2. 223(十进制数)化成二进制数是（ ）。 A. 11011101B B. 11011111B C. 1001111B D. 11010011B 参是： B 你选择的答案是： B 3. 存储体系中的cache主要作用是（ ）。 A. 提高整个体系的速度 B. 提高整个体系的容量 C. 降低整个体系的成本 D. 存放临时数据 参是： A 你选择的答案是： A 4. 由多个模块扩展组成的存储器，当连续地址存储在（ ）时，称此存储器是顺序组织的。 A. 同一模块中 B. 不同模块中 参是： A 你选择的答案是： A 5. 两个逻辑数，x=10100001, y=10010011，则逻辑与运算 x＾y=（ ）。 A. 10110011 B. 10000001 C. 00110010 D. 11001101 参是： B 你选择的答案是： B 6. 判断：计算机工作过程是在控制器控制下反复取出指令并执行指令的过程。 A. 对 B. 错 参是： A 你选择的答案是： A 7. 下列四个选项中，（ ）不是非易失性存储器。 A. FLASH B. SRAM C. ROM D. EEPROM 参是： B 你选择的答案是： A 8. 一DRAM芯片内部阵列512行*1024列，其刷新周期为16ms，采用分散刷新方式，则在 （ ）时间内必须刷新一行。 A. 16ms*512 B. 16ms/512 C. 16ms*1024 D. 16ms/1024 参是： B 你选择的答案是： B 9. 双端口存储器，当两个端口（ ）时，在两个端口上进行读写操作，一定不会发生冲突。 A. 地址相同 B. 地址不同 C. 数据相同 D. 数据不同 参是： B 你选择的答案是： B 10. 在机器数（ ）中，零的表示形式是唯一的。 A. 真值 B. 原码 C. 补码 D. 反码 参是： C 你选择的答案是： C 11. 用户可以对掩膜ROM进行（ ）次编程。 A. 0 B. 1 C. 多 参是： A 你选择的答案是： A 12. 某SRAM芯片，存储容量为1M*16位，除地址线和数据线外，还有读线、写线、片选、电源线、地线。如果没有复用的引脚，该芯片引脚数目为（ ）。 A. ３１ B. ４１ C. ５６ D. ３２ 参是： B 你选择的答案是： B 13. 判断：访问内存的请求是由CPU发出的。 A. 对 B. 错 参是： B 你选择的答案是： B 14. 一DRAM芯片，容量为128k＊8位，行与列地址分时输入，则片外地址引脚数目至少为（ ）根。 A. 20 B. 10 C. 9 D. 8 参是： C 你选择的答案是： D 15. 判断：对DRAM单元的读出是破坏性的，所以DRAM的存储元只在读出后需刷新。 A. 对 B. 错 参是： B 你选择的答案是： B 16. 同步型动态存储器内部存储体一般为（ ）。 A. 统一阵列 B. 多体交叉 C. 双端口 D. 多端口 参是： B 你选择的答案是： B 17. 多次可编程只读存储器分为（ ）和（ ）两类。 A. 紫外线擦除，电擦除 B. 一次可编程，多次可编程 C. 掩膜，可编程 D. 不可编程，多次可编程 参是： A 你选择的答案是： B 18. 在流水线中，原则上要求各个子阶段的处理时间（ ）。 A. 按大小排列 B. 不同 C. 相同 参是： C 你选择的答案是： C 19. 一2M*4位的DRAM芯片内部存储阵列为1k行*8k列，刷新周期为8ms，利用其设计一容量为32M*32位的存储器，并采用分散刷新方式，则两行间刷新间隔时间为（ ）。 A. 8ms/2k B. 8ms/4k C. 8ms/8k D. 8ms/16k 参是： D 你选择的答案是： D 20. FLASH存储元写0，要在（ ）上加正电压。 A. 控制栅 B. 浮空栅 C. 源极 D. 漏极 参是： A 你选择的答案是： A
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有10道，按百分制计算，你的成绩为：50 1. ３根地址线经译码后可选择（ ）个地址。 A. ３ B. ６ C. ８ D. ９ 参是： C 你选择的答案是： B 2. 为了表示大容量存储器，ＧＢ表示（ ）字节。 A. ２的１０次方 B. ２的２０次方 C. ２的３０次方 D. ２的４０次方 参是： C 你选择的答案是： C 3. 一2M*4位的DRAM芯片内部存储阵列为1k行*8k列，刷新周期为8ms，利用其设计一容量为16M*16位的存储器，并采用分散刷新方式，则两行间刷新间隔时间为（ ）。 A. 8ms/2k B. 8ms/4k C. 8ms/8k D. 8ms/16k 参是： C 你选择的答案是： D 4. 为了表示大容量存储器，ＴＢ表示（ ）字节。 A. ２的１０次方 B. ２的２０次方 C. ２的３０次方 D. ２的４０次方 参是： D 你选择的答案是： D 5. 多次可编程只读存储器分为（ ）和（ ）两类。 A. 紫外线擦除，电擦除 B. 一次可编程，多次可编程 C. 掩膜，可编程 D. 不可编程，多次可编程 参是： A 你选择的答案是： B 6. CDRAM中同一行地址下，不同列地址单元数据连续读出速度很快，称（A. 同行 B. 缓冲 C. 快速 D. 猝发式 参是： D 你选择的答案是： A 7. 下列数均为无符号的纯整数，则其中最大的数是（ ）。 A. 10011001 B B. 227 O（O表示八进制数） C. 98 H D. 152 D（D表示10进制数） 参是： A 你选择的答案是： B 8. 以下存储系中的存储器，（ ）距离ＣＰＵ最远。 A. cache B. 主存 C. 硬盘 D. 磁带 参是： D 你选择的答案是： D 9. 设X=+0.1011，则[X]补为（ ）。 A. 0.1011 B. 1.1011 C. 0.0101 D. 1.0101 参是： A ）读取。 你选择的答案是： A 10. 用户可以对PROM进行（ ）次编程。 A. 0 B. 1 C. 多 参是： B 你选择的答案是： A 11. 在行波进位补码加/减器中，影响加/减器运算速度的关键因素是（ ）。 A. 门电路的级延迟 B. 元器件速度 C. 进位传递延迟 D. 各位全加器速度的不同 参是： C 你选择的答案是： C 12. 某SRAM芯片，存储容量为1M*16位，除地址线和数据线外，还有读线、写线、片选、电源线、地线。如果没有复用的引脚，该芯片引脚数目为（ ）。 A. ３１ B. ４１ C. ５６ D. ３２ 参是： B 你选择的答案是： B 13. 主存的块可以映射到cache的固定一行，则是（ ）映射方式。 A. 全相联 B. 组相联 C. 直接 D. 随机 参是： C 你选择的答案是： C 14. DRAM集中式刷新，在刷新时数据的读写操作（ ）进行。 A. 可以 B. 不能 参是： B 你选择的答案是： B 15. 两个逻辑数，x=10100001, y=01111101，则x与y的逻辑异或运算结果是（ ）。 A. 11111101 B. 00100001 C. 11011100 D. 00100011 参是： C 你选择的答案是： B 16. CDRAM结构中，在读出缓冲器中数据的同时，可以对DRAM阵列进行（ ）。 A. 读 B. 写 C. 刷新 D. 选择 参是： C 你选择的答案是： C 17. 双端口存储器内部具有（ ）和（ ）。 A. 一个存储体，多组相互的读写控制电路 B. 一个存储体，二组相互的读写控制电路 C. 二个存储体，多组相互的读写控制电路 D. 二个存储体，二组相互的读写控制电路 参是： B 你选择的答案是： B 18. 判断：只读存储器的特征是其中的内容只能读出，不能修改。（ ） A. 对 B. 错 参是： B 你选择的答案是： A 19. 判断：因为cache的全部功能由硬件实现，所以对程序员是透明的。 A. 对 B. 错 参是： A 你选择的答案是： B 20. 在cache/主存系统中，最不经常使用替换算法的计数周期在（ ）。 A. 两次访问cache的间隔内 B. cache发生两次写的间隔内 C. cache行发生两次替换间隔内 D. 在cache所有行两次读间隔内 参是： C 你选择的答案是： A
本次测试是：天目计算机101-第1-3章自测40题 本次测试共有40道题目, 你回答正确的题目有0道，按百分制计算，你的成绩为：0 1. 某机字长32位，其中1位符号位，31位表示尾数。若用定点原码小数表示，则最大正小数为（ ）。 A. +（1 – 2(-32次方)） B. +（1 – 2(-31次方)） C. 2(-32次方) D. 2(-31次方) 参是： B 你选择的答案是： 2. 在cache/主存系统中，最不经常使用替换算法的计数周期在（A. 两次访问cache的间隔内 B. cache发生两次写的间隔内 C. cache行发生两次替换间隔内 D. 在cache所有行两次读间隔内 参是： C 你选择的答案是： 3. 存储器中1个存储位元可以存放（ ）。 A. 32位二进制数 B. 16位二进制数 C. 8位二进制数 D. 1位二进制数 参是： D 你选择的答案是： 4. 以下指标中，（ ）不是反映存储器速度的指标。 A. 存储单元宽度 B. 存取时间 C. 存储周期 D. 存储器带宽 参是： A 你选择的答案是： 5. 223(十进制数)化成二进制数是（ ）。 A. 11011101B B. 11011111B C. 1001111B D. 11010011B 参是： B 你选择的答案是： 6. 在Intel 80386CPU中，（ ）cache。 A. 包含 B. 不包含 。 ）参是： B 你选择的答案是： 7. 某机字长32位，其中1位符号位，31位表示尾数。若用定点整数表示，则最大正整数是（ ）。 A. +（2(31次方)-1） B. +（2(30次方)-1） C. +2(31次方) D. +2(30次方) 参是： A 你选择的答案是： 8. 命中率h与（ ）有关。 A. 程序特点 B. cache容量 C. cache完成存取的总次数 D. 块大小 参是： C 你选择的答案是： 9. （ ）是冯.诺依曼计算机的组成思想。 A. 存储程序并执行程序 B. 取出指令并执行指令 C. 主机与外设构成硬件 D. 硬件与软件配合运行 参是： A 你选择的答案是： 10. 判断：半导体存储器是易失性存储器。（ ） A. 对 B. 错 参是： B 你选择的答案是： 11. 在定点数运算中产生溢出的原因是（ ）。 A. 运算过程中最高位产生了进位或错位 B. 参加运算的操作数超出了机器的表示范围 C. 运算结果的操作数超出了机器的表示范围 D. 寄存器的位数太少，不得不舍弃最低有效位 参是： C 你选择的答案是： 12. 一1M＊8位DRAM芯片，其内部存储阵列设置合理的是（A. 1k行＊2k列 。 ）B. 1k行＊4k列 C. 2k行＊2k列 D. 2k行＊4k列 参是： D 你选择的答案是： 13. 判断：在cache/主存系统中，随机替换策略就是当需要替换时，从特定行随便选择一行换出，也就是没考虑策略问题，所以其方法是不实用的。 A. 对 B. 错 参是： B 你选择的答案是： 14. 已知X为整数，若[X]补=11010011，则X的十进制数真值是（ ）。 A. -83 B. -65 C. -45 D. -48 参是： C 你选择的答案是： 15. 判断：在cache/主存系统中，如果一新的内存块要调入cache，但cache的行被全部占满时，就要产生替换。 A. 对 B. 错 参是： B 你选择的答案是： 16. 在我国国标区位码中，每个汉字在计算机内占用（ ）存储。 A. 1个字节 B. 2个字节 C. 3个字节 D. 4个字节 参是： B 你选择的答案是： 17. 在cache/主存系统中，采用近期最少使用替换算法。如果cache是2路的组相联映射方式，则cache每行的计数器最小可做成（ ）位的。 A. 1 B. 2 C. 3 D. 4 参是： A 你选择的答案是： 18. 两个逻辑数，x=10100001, y=10010011，则逻辑或运算 x+y=（ ）。 A. 10110011 B. 10000001 C. 00110010 D. 11001101 参是： A 你选择的答案是： 19. 命中率与（ ）有关。 A. 块大小 B. 内存完成存取的总次数 C. cache组织方式 D. 内存容量 参是： B 你选择的答案是： 20. IEEE标准中32位符点数据格式中阶码采用的是（ ）表示。 A. 补码 B. 原码 C. 移码 D. 反码 参是： C 你选择的答案是： 21. 计算机中两浮点数做加减法运算，两尾数相加减后无溢出。如果尾数以原码运算，运算结果（ ）时，说明尾数是规格化的。 A. 符号位与最高数值位不同 B. 符号位与最高数值位相同 C. 最高数值位为1 D. 最高数值位为0 参是： C 你选择的答案是： 22. 利用2M*4位的SRAM芯片，设计一容量为16M*32位的存储器，需芯片数为（ ）。 A. 8 B. 16 C. 32 D. 参是： D 你选择的答案是： 23. 判断：ASCII规定8个二进制位，最高位为0，其它7位可以给出128个编码。 A. 对 B. 错 参是： A 你选择的答案是： 24. 一2M*4位的DRAM芯片内部存储阵列为1k行*8k列，刷新周期为8ms，利用其设计一容量为32M*32位的存储器，并采用分散刷新方式，则两行间刷新间隔时间为（ ）。 A. 8ms/2k B. 8ms/4k C. 8ms/8k D. 8ms/16k 参是： D 你选择的答案是： 25. 下列数均为无符号的纯整数，则其中最小的数是（ ）。 A. 100101 B B. 50 O（O表示八进制数） C. 625 H D. 36 D（D表示10进制数） 参是： D 你选择的答案是： 26. EEPROM的存储元是一个具有（ ）个栅极的NMOS管。 A. 1 B. 2 C. 多 参是： B 你选择的答案是： 27. 一DRAM芯片，容量为2M＊4位，行与列地址分时输入，则片外地址引脚数目至少为（ ）根。 A. 22 B. 11 C. 10 D. 12 参是： B 你选择的答案是： 28. 计算机中两浮点数做加减法运算，两尾数相加减后无溢出。如果尾数以原码运算，运算结果（ ）时，说明尾数不是规格化的。 A. 符号位是1，最高数值位是0 B. 符号位是0，最高数值位是1 C. 最高数值位为1 D. 最高数值位为0 参是： D 你选择的答案是： 29. cache/主存系统有效，是因为CPU访问主存时其地址映射具有（ ）特点。 A. 命中性 B. 反复性 C. 程序局部性 D. 程序与数据存储在一起 参是： C 你选择的答案是： 30. 为了表示大容量存储器，ＭＢ表示（ ）字节。 A. ２的１０次方 B. ２的２０次方 C. ２的３０次方 D. ２的４０次方 参是： B 你选择的答案是： 31. 下列说法中正确的是（ ）。 A. 采用变形补码进行加减法运算可以避免溢出 B. 只有定点数运算才有可能溢出，浮点数运算不会产生溢出 C. 只有带符号数的运算才有可能产生溢出 D. 只有将两个正数相加才有可能产生溢出 参是： C 你选择的答案是： 32. 计算机中两浮点数做加减法运算，在对阶的过程中，总是（ ）。 A. 小阶向大阶看齐 B. 大阶向小阶看齐 参是： A 你选择的答案是： 33. 计算机系统中采用补码运算的目的是为了（ ）。 A. 与手工运算方式保持一致 B. 提高运算过程的清晰度 C. 简化运算器的设计 D. 提高运算的精度 参是： C 你选择的答案是： 34. 组相联映射cache的地址映射过程如图示。假设主存容量32M＊32位，cache容量K*32位。主存与cache之间以每块4*32位大小传送数据，采用组相联映射方式，cache中每8行为一组，则主存地址格式为（ ）。 A. tag+组号+字=10+13+2 B. tag+组号+字=11+12+2 C. tag+组号+字=12+11+2 D. tag+组号+字=10+11+4 参是： C 你选择的答案是： 35. 下列不是补码加法的特点的是（ ）。 A. 符号位参加运算 B. 在模2(n+1次方)意义下相加 C. 相加的和超出2(n+1次方)的进位丢掉 D. 与原码处理方法相同 参是： D 你选择的答案是： 36. 一补码1.00110100000，现将其保留8位（包括符号位），按0舍1入规则进行舍入，则结果是（ ）。 A. 1.0011010 B. 1.0011011 参是： A 你选择的答案是： 37. 判断：只读存储器的特征是其中的内容只能读出，不能修改。（ ） A. 对 B. 错 参是： B 你选择的答案是： 38. 在Intel 80486CPU中，（ ）cache。 A. 包含 B. 不包含 参是： A 你选择的答案是： 39. 判断：定点直接补码乘法选择哪类全加器由符号位决定。 A. 对 B. 错 参是： A 你选择的答案是： 40. [X]补=1.X1X2X3X4，当满足（ ）时，X ＜ -1/2成立。(注：X1,X2,X3,X4表示数值的第1位－第4位) A. X1=1，X2~X4至少有一个为1 B. X1=1，X2~X4任意 C. X1=0，X2~X4至少有一个为1 D. X1=0，X2~X4至少有一个为1 参是： D 你选择的答案是：
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有16道，按百分制计算，你的成绩为：80 1. 在cache/主存系统中，采用写回法时，如果CPU写操作时不命中cache，一般（ ）。 A. 直接写回内存 B. 将包含此地址的内存块调入cache 参是： B 你选择的答案是： B 2. cache/主存系统的构造目标是使CPU访问此系统的平均访问时间尽可能接近（ 访问时间。 A. cache B. 主存 C. CPU D. CAM 参是： A 你选择的答案是： C 3. 74181中的控制端M=0时，运算与（ ）有关，所以进行算术运算。 A. 全加器 B. 进位 C. 函数发生 参是： B 你选择的答案是： B 4. 快速页模式动态存储器中的一页是指（ ）。 A. 同一行的所有单元 B. 同一列的所有单元 参是： A 你选择的答案是： A 5. 以下存储系中的存储器，（ ）距离ＣＰＵ最近。 A. cache B. 主存 C. 硬盘 D. 磁带 参是： A 你选择的答案是： A 6. 计算机存储器容量单位中，b表示（ ）。 ）的A. 二进制位 B. 字节 C. 字 D. １６位 参是： A 你选择的答案是： A 7. 为了表示大容量存储器，ＴＢ表示（ ）字节。 A. ２的１０次方 B. ２的２０次方 C. ２的３０次方 D. ２的４０次方 参是： D 你选择的答案是： D 8. ＳＲＡＭ芯片，（ ）不是其与外部打交道的信号线。 A. 地址线 B. 数据线 C. 行译码后的选择线 D. 读写控制线 参是： C 你选择的答案是： C 9. 设存储器容量为1K字，字长32位，由8模块字扩展组成。存储周期T= 200 ns，数据总线宽度为32位，总线传送周期τ=50ns。 若连续读出16个字，则顺序组织存储器的带宽是（ ）。 A. (32b*16)/(16*200ns) B. (32b*16)/(16*50ns) C. (32b*16)/(200ns+15*50ns) D. (32b*16)/(50ns+15*200ns) 参是： A 你选择的答案是： A 10. 一DRAM芯片内部阵列2k行*1k列，其刷新周期为16ms，采用分散刷新方式，则两行之间刷新间隔时间为（ ）。 A. 16ms*1k B. 16ms/1k C. 16ms*2k D. 16ms/2k 参是： D 你选择的答案是： B 11. 作为ＳＲＡＭ的存储元要有（ ）个稳定状态。 A. １ B. ２ C. ４ D. ８ 参是： B 你选择的答案是： B 12. 判断：半导体存储器是易失性存储器。（ ） A. 对 B. 错 参是： B 你选择的答案是： B 13. 某SRAM芯片，存储容量为1M*16位，除地址线和数据线外，还有读线、写线、片选、电源线、地线。如果没有复用的引脚，该芯片引脚数目为（ ）。 A. ３１ B. ４１ C. ５６ D. ３２ 参是： B 你选择的答案是： B 14. 在刷新周期指标方面，DRAM芯片的刷新周期越（ ），其性能越好。 A. 长 B. 短 参是： A 你选择的答案是： A 15. DRAM芯片使用时，所有的存储单元在（ ）内一定要刷新一次。 A. 刷新时间 B. 读写周期 C. 读同期 D. 刷新周期 参是： D 你选择的答案是： B 16. 某DRAM(SRAM)芯片，存储容量为256K*16位，如果没有复用的引脚，该芯片的地址线和数据线数目各为（ ）。 A. 256,16 B. ８，４ C. １８，１６ D. ２５６ｋ，１６ 参是： C 你选择的答案是： B 17. 利用1M*4位的SRAM芯片，设计一容量为1M*16位的存储器，需芯片数为（ ）。 A. 2 B. 4 C. 8 D. 16 参是： B 你选择的答案是： B 18. 一DRAM芯片内部阵列2048行*1024列，其刷新周期为16ms，读写周期为0.5us，采用分散刷新方式，则芯片刷新一遍需时间（ ）。 A. 16ms*2048 B. 16ms/2048 C. 0.5us*2048 D. 0.5us/2048 参是： C 你选择的答案是： C 19. 假设x=+0.0110, y=-0.1010，则用补码运算[x+y]补=（ ）。 A. 0.1100 B. 1.1100 C. 0.1010 D. 1.1010 参是： B 你选择的答案是： B 20. 假设x=+0.0110, y=-0.0010，则用补码运算[x-y]补=（ ）。 A. 0.1000 B. 1.1000 C. 0.0100 D. 1.0100 参是： A 你选择的答案是： A
本次测试是：2013_123 20题 本次测试共有20道题目, 你回答正确的题目有14道，按百分制计算，你的成绩为：70 1. 假设x=+0.1001, y=+0.0110，则用补码运算[x+y]补=（ ）。 A. 0.1110 B. 0.1011 C. 0.1101 D. 0.1111 参是： D 你选择的答案是： D 2. 用户可以对EPROM进行（ ）次编程。 A. 0 B. 1 C. 多 参是： C 你选择的答案是： C 3. （ ）是冯.诺依曼计算机的组成思想。 A. 存储程序并执行程序 B. 取出指令并执行指令 C. 主机与外设构成硬件 D. 硬件与软件配合运行 参是： A 你选择的答案是： A 4. 判断：访问内存的请求是由CPU发出的。 A. 对 B. 错 参是： B 你选择的答案是： B 5. 判断：因为cache的全部功能由硬件实现，所以对程序员是透明的。 A. 对 B. 错 参是： A 你选择的答案是： A 6. 流水线中各子任务有先后顺序，必须在前面子任务完成后，后面的子任务才能开始，则称（ ）。 A. 顺序流水线 B. 线性流水线 参是： B 你选择的答案是： B 7. 判断：加大cache容量就能提高cache/主存系统的效率。 A. 对 B. 错 参是： B 你选择的答案是： B 8. 一地址空间地址为0000H-3FFFH，此空间每单元32位，则空间的总容量为（ ）B。 A. 16K B. 32K C. K D. 128K 参是： C 你选择的答案是： A 9. 同步型动态存储器的读写操作可以同步于（ ）时钟。 A. CPU内的 B. 系统 C. 芯片内 D. 各存储体的 参是： B 你选择的答案是： A 10. 如果没有复用的引脚，2K*8位的存储器芯片外部应有（ A. １０ B. ２０ C. ２０４８ D. １１ 参是： D 你选择的答案是： D 11. 按总线的逻辑结构来说，总线可分为( )传送总线和( A. 单向、双向 B. 内部、外部 C. 算术、逻辑 D. 串行、并行 参是： A 你选择的答案是： C 12. DRAM刷新操作是（ ）操作。 A. 按行读 B. 按列读 C. 按存储元读 D. 按单元读 参是： A 你选择的答案是： C 13. 一1M＊8位DRAM芯片，其内部存储阵列设置合理的是（ A. 1k行＊2k列 B. 1k行＊4k列 C. 2k行＊2k列 D. 2k行＊4k列 参是： D 你选择的答案是： D ）传送总线。）。 ）根地址线。 14. CPU执行一段程序时，cache完成的次数为950次，主存完成的次数为50次。已知cache的存取周期为50ns，主存的存取周期为300ns，则系统效率为（ ）。 A. 0.8 B. 0.82 C. 0.91 D. 0.95 参是： A 你选择的答案是： C 15. IEEE标准中32位符点数据格式中阶码采用的是（ ）表示。 A. 补码 B. 原码 C. 移码 D. 反码 参是： C 你选择的答案是： C 16. 利用2M*4位的SRAM芯片，设计一容量为16M*32位的存储器，需（ ）位地址做芯片选择。 A. 1 B. 2 C. 3 D. 4 参是： C 你选择的答案是： D 17. 两个数值参加运算，运算结果下溢指的是（ ）。 A. 运算结果的绝对值小于机器所能表示的最小绝对值 B. 运算的结果小于机器所能表示的最小负数 C. 运算的结果小于机器所能表示的最小正数 D. 运算结果的最低有效位产生的错误 参是： B 你选择的答案是： B 18. 判断：cache与主存是统一编址的。 A. 对 B. 错 参是： B 你选择的答案是： B 19. 某机字长32位，其中1位符号位，31位表示尾数。若用定点原码小数表示，则最大正小数为（ ）。 A. +（1 – 2(-32次方)） B. +（1 – 2(-31次方)） C. 2(-32次方) D. 2(-31次方) 参是： B 你选择的答案是： B 20. 存储器带宽是衡量其（ ）的指标。 A. 容量 B. 数据线宽度 C. 地址位数 D. 速度 参是： D 你选择的答案是：
D
因篇幅问题不能全部显示，请点此查看更多更全内容
Copyright © 2019- 517ttc.cn 版权所有 赣ICP备2024042791号-8
违法及侵权请联系：TEL:199 18 7713 E-MAIL:2724546146@qq.com
本站由北京市万商天勤律师事务所王兴未律师提供法律服务