用前置分频器的PLL频率合成器

《锁相技术》 课程结业论文

题 目: 用前置分频器的PLL频率合成器设计 院系名称： 信息科学与工程学院 专业班级： 电子信息工程09级4班 学生姓名： 李永魁 学 号： 200948300419 授课教师： 朱春华

2012 年 4 月 28 日

摘 要

锁相技术是实现相位自动控制的一门学科。锁相原理在数学方面，早在30年代无线电技术发展的初期就已经出现了1930年已经建立了同步控制理论的基础。1932年贝尔赛什第一次公开发表了锁相环的数学描述。用锁相环路提取想干载波来完成同步检波。到了40年代。电视接收机中的同步扫描电路中开始广泛的应用锁相技术，使电视图像的同步性能得到很大的改善。进入50年代，随着空间技术的发展，由杰斐和里希廷里用锁相环路作为导弹信标的跟踪滤波器获得成功，并首次发表了包含噪声效应的锁相环路线性理论分析的文章，同时解决了锁相环路最佳化设计问题。在60年代维特化研究了无噪声锁相环路的非线性问题，并发表了包含噪声效应的锁相环路作为导弹信标的跟踪滤波器获得成功，并首次发表了包含噪声效应的锁相环路性理论分析的文章，同时解决了锁相环路最佳设计问题。在60年代维特比研究了无噪声锁相环路的非线性问题，并发表了想干通信原理一书。到了70年代林特塞和查理斯进行了由噪声的一阶，二阶及高阶锁相环路的非线性理论分析，并作出了大量实验以充实理论分析。

由于锁相环路具有许多优良特性，他可以用于频率合成与交换，自动频率调谐。模拟和数字信号的相干解调，AM波信号的同步检波，数字通信中的位同步提取，锁相稳频，锁相倍频和分频，锁相测速预测矩，锁相FM调制与解调等。目前，锁相环路的理论研究正在日臻完善，应用范围遍及整个电子技术领域，且商品化集成锁相环路日益增多，为锁相技术应用提供了广阔前景。

关键词 锁相技术 锁相环路 频率 调制 前置 分频

1

目 次

1. 引言 „„„„„„„„„„„„„„„„„„„„„„„„„„„„„„3 1.1 课题目的和意义„„„„„„„„„„„„„„„„„„„„„„„„„3 1.2 课题研究内容„„„„„„„„„„„„„„„„„„„„„„„„„„3 2. 锁相环频率合成器的工作原理„„„„„„„„„„„„„„„„„„„3 2.1 锁相环简介 „„„„„„„„„„„„„„„„„„„„„„„„„„3 2.2频率合成器简介„„„„„„„„„„„„„„„„„„„„„„„„„„5 2.3 锁相环单环频率合成器„„„„„„„„„„„„„„„„„„„„„„5

2.3.1 锁相单环频率合成器的基本原理„„„„„„„„„„„„„„„„„„5 2.3.2 锁相单环频率合成器的基本原理„„„„„„„„„„„„„„„„„„6 2.3.3 锁相单环频率合成器的线性化相位模型„„„„„„„„„„„„„„„7 2.3.4 锁相单环频率合成器的性能分析„„„„„„„„„„„„„„„„„„8

3. 前置分频器的锁相频率合成器设计„„„„„„„„„„„„„„„„„„8 3.1前置分频器的锁相频率合成器的基本原理„„„„„„„„„„„„„„„8 3.2前置分频器的锁相频率合成器的性能分析„„„„„„„„„„„„„„„9 4. 结论 „„„„„„„„„„„„„„„„„„„„„„„„„„„„„„12 参考文献„„„„„„„„„„„„„„„„„„„„„„„„„„„„„„13

2

1 引言

在通信领域中，锁相环频率合成器起着越来越重要的角色。频率合成器是一个系统，最初产生的一系列频率为参考频率的整数倍，参考频率通常是固定的。这样的合成器称为整数N频率合成器。频率合成器技术也不断前进，出现也很多新型的频率合成电路，并在通信电路中得到广泛应用。锁相环由鉴相器、环路滤波器和压控振荡器组成。频率合成一个或少量的高准确度高稳定的标准频率作为参考频率,由此导出多个或大量的输出频率.这些输出频率的准确度和稳定度与参考频率是一致的,频率合成器就是用来产生这些频率的部件。

利用锁相环可以完成频率合成 、调试与借条即同步提取等工作在本文中我们将介绍单环频率合成器的原理及性能，和前置分频器的频率合成器的设计。

1.1 课题设计的目的和意义

由于锁相式频率合成的杂波抑制度高，调试方便，所以我们利用锁相式频率合成技术制作带前置分频器的PLL频率合成器，使频率合成器的体积小、价格低、性能更好。

1.2 课题研究内容

在锁相式频率合成中有分了诸多种类，在这里我们主要对单环频率合成中带前置分频器的电荷泵频率合成器。这是在一般的锁相频率合成器的基础上，在解决频率分辨率与杂波抑制度和捕捉时间的矛盾的前提下，设计出一种性能更加优良的频率合成器——用前置分频器的PLL频率合成器。

2 锁相环频率合成器的工作原理

2．1锁相环简介

锁相环（PLL）是一个相位反馈系统（或称相位闭环控制系统，相位自动控制系统）。最基本的锁相环方框图如图1所示。它包括三个基本部件，鉴相器（PD-phase detector） 环路滤波器（LF-loop filter）以及压控振荡器（VCO-voltage controlled oscillator）。

ur ( ) t参考信号 PD ud (t ) LF uc (t ) VCO uo (t )

输出信号

图１ 锁相环的基本构成

3

设参考信号

ur(t)Ursin[rtr(t)] (1)

式中 Ur为参考信号的幅度；ωr为参考信号的载波角频率；θr(t)为参考信号以其载波相位ωrt为参考时的瞬时相位

若参考信号是未调载波时，则θr(t)= θ1=常数。

设输出信号为 uo(t)Uocos[ot0(t)] (2)

式中 Uo为输出信号的振幅, o为压控振荡器的自由振荡角频率，θ0 (t)为参考信号以其载波相位ot为参考时的瞬时相位, 在VCO未受控时它是常数，受控之后他是时间函数。则两信号之间的瞬时相位差为

e(t)(rt()r)t()))r t ( ) 0(0r(0t0(3)

由频率和相位之间的关系可得两信号之间的瞬时频差为

de(t)d(t)r00dtdt (4)

鉴相器是相位比较器，它把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差θe (t)的误差电压ud(t)。环路滤波器的作用是滤除误差电压ud(t)中的高频成分和噪声，以保证环路所要求的性能，提高系统的稳定性。压控振荡器受控制电压uc(t)的控制，uc(t)使压控振荡器的频率向参考信号的频率靠近，于是两者频率之差越来越小，直至频差消除而被锁定。

因此，锁相环的工作原理可简述如下：首先，鉴相器把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生一个反应两信号的相位差θe (t)大小的误差电压ud(t)，ud(t)经过环路滤波器的过滤得到控制电压uc(t)。uc(t)调整VCO的频率向参考信号的频率靠拢，直至最后两者频率相等而相位同步实现锁定。锁定后两信号之间的相位差表现为一固定的稳态值。即

de(t) (5) lim0tdt

此时，输出信号的频率已偏离了原来的自由频率o [控制电压uc(t)=0时的

4

频率]，其偏移量由式（4）和式（5）得到为

d0(t)r0dt这时输出信号的工作频率已变为

dc(t)d(0tc(t))0r (6) dtdt由此可见，通过锁相环路的相位跟踪作用，最终可以实现输出信号与参考信号同步，两者之间不存在频差而只存在很小稳态相差。

2.2 频率合成器简介

频率合成是指以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。用来产生这些频率的部件就成为频率合成器或频率综合器。频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。其主要技术指标包括频率范围、频率间隔、准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。

频率合成器的合成方法有直接模拟合成法、锁相环合成法和直接数字合成法。直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。该方法频率转换时间快(小于100ns)，但是体积大、功耗大，成本高，目前已基本不被采用。锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。

2.3 锁相环单环频率合成器

2．3．1 锁相单环频率合成器的基本原理

频率合成是以一个或少量的高准确度高稳定的标准频率作为参考频率,由此导出多个或大量的输出频率.这些输出频率的准确度和稳定度与参考频率是一致的,频率合成器就是用来产生这些频率的部件。频率合成器主要技术指标如下：

5

1． 频率范围

频率范围是指频率合成器输出的最低频率fomin和最高频率fomax之间的变化范围,也可用覆盖系数k=fomax/fomin表示（k又称之为波段系数）。如果覆盖系数k>2~3时,整个频段可以划分为几个分波段。在频率合成器中,分波段的覆盖系数一般取决于压控振荡器的特性。

2． 频率间隔（频率分辨率）

频率合成器的输出是不连续的。两个相邻频率之间的最小间隔,就是频率间隔。频率间隔又称为频率分辨率。不同用途的频率合成器,对频率间隔的要求是不相同的。

3． 频率转换时间

频率转换时间是指频率合成器从某一个频率转换到另一个频率,并达到稳定所需要的时间。它与采用的频率合成方法有密切的关系。

4． 准确度与频率稳定度

频率准确度是指频率合成器工作频率偏离规定频率的数值,即频率误差。而频率稳定度是指在规定的时间间隔内,频率合成器频率偏离规定频率相对变化的大小。

2．3．2 锁相单环频率合成器的基本原理 锁相频率合成器基本框图如图所示：

fr PD LF VCO 晶振 ÷R fd f0 ÷N 图2 单环数字频率合成器

锁相环可用来实现输出和输入两个信号之间的相位同步。当没有基准(参考)输入信号时, 环路滤波器的输出为零或为某一固定值 。这时, 压控振荡器按其固有频率fv 进行自由振荡。当有频率为fr的参考信号输入时, ur 和uV 同时加到鉴相。如果fr 和fv 相差不大, 鉴相器对ur和uV 进行鉴相的结果, 输出一个与ur 和uV的相位差成正比的误差电压ud , 再经过环路滤波器滤去ud 中的高频成分, 输出一个控制电压uc , uc 将使压控振荡器的频率fv (和相位)发生

6

变化, 朝着参考输入信号的频率靠拢, 最后使fv = fr 。压控振荡器的输出信号与环路的输入信号(参考信号)之间只有一个固定的稳态相位差, 而没有频差存在。相差不再随时间变化, 误差电压为一固定值, 这时环路就进入“锁定”状态。

此时有: fr = fd （7） fd 是VCO输出频率f0 经N 次分频后得到的, 参考频率fr 是晶振频率fa经过

R 分频得到的, 即：

fr = fa/R fd = f0/N

所以, 输出频率

f0 =N ×ffr =

N×fa （8） R这就可以实现按增量fr 来改变输出频率, 实现频率合成, 当然fr 也是可以通过选择不同的R来改变的。

当N是连续变化的，则PLL频率合成器输出频率间隔ffr。 2．3．3 锁相单环频率合成器的线性化相位模型

在本文中，我们主要讨论电荷泵锁相环频率合成器，但是不管我们采用哪种类型的锁相环，其转换频率合成器线性化数学模型都是相同的，如下如所示：

θi(s)+ θe(s) ＋ - Kd ud(s) F（s） uc(s) Ko/s θo(s) 1/N

图3频率合成器线性化数学模型

则其闭环传递函数为

7

H(s)

KF(s)/s 1+KF(s)/Ns

N H（s）

、

（9） 式中

H（s） 、

KF(s)/Ns 1+KF(s)/Ns

Ho(s) 1+ Ho(s)

（10）

是以θ

、

o(s)为输出的单位反馈的闭环传递函数,

Ho(s)=KF(s)/N （11）

是它的开环传递函数。

在上式中，我们可以和环路的数学模型中的开环传递函数进行对比，我们可以知道此时的环路增益是K/N，而不是K了，随之，我们根据单位反馈的设计公式来确定新的环路性能参数数值：自然阻尼系数和自然谐振角频率，之后再进行相关参数的设计。

2．3．4 锁相单环频率合成器的性能分析

当需要提高频率分辨率时，势必要减频率fr。减小fr后，为了提高频合器的杂波抑制度，必须要减少环路的自然谐振频率fn，这样就增大了环路的捕捉时间，也就

曾带了频合器的频道转换时间，也就是说，在一般的单环PLL频合器中，频率分辨率与杂波抑制度和环路捕捉时间存在这矛盾。

3 前置分频器的锁相频率合成器设计

3.1前置分频器的锁相频率合成器的基本原理

用前置分频器的PLL频率合成器框图如下：

8

晶振 ÷R frPD LF VCO fo=MNfr f d÷N 前置分频器 ÷M

图4 前置分频器的PLL频率合成器框图

图中M为前置分频器的分频比，它是固定不变的，由÷N和÷M组成的分频器的分频比为NM，固环路输出频率为

fo = (NM)fr 由于固定分频器的最高工作频率远高于程序分频器的最高工作频率，而这种频率合成器的输出频率等于固定分频器的工作频率，其最高输出频率高可达几吉赫兹。但是由上式可见，当N变化1时，fo变化Mf，即频率间隔为

△f=Mfr

显然，当要求频道间隔比较小时，是不宜采用这一方案的。另外，减少频道间隔与频道转换时间的矛盾也未得到解决。

3.2使用前置分频器的锁相频率合成器的性能分析

前置分频器的PLL频率合成器是单环PLL频率合成器的改进型。在一般的PLL频率合成器中，当我们要提高频率分辨率时，我们就要减频率fr，而当我们减小fr后，为了提高频率合成器的杂波抑制度，就一定要减少环路的自然谐振频率fn，这就有增大了环路的捕捉时间即增大了频率合成器的频道转换时间，但是在改进型的PLL频率合成器中这个问题得到有效的解决。使用前置分频器的PLL频率合成器，它在反馈回路内加了一个除以M的分频器，这时环路的输出频率间隔由ffr变为fMfr，也就是说我们把频率合成器的输出频率间隔增加了，即频率分辨率减小了，由于前置的分频器在环路内，所以会对环路的特性性能参数产生影响，因此当要求频道间隔比较小时，是不宜采用这一方案的。另外，减少频道间隔与频道转换时间的矛盾也未得到解决。

前置分频型单环合成器的输出频率取决于高速固定前置分频器的最高工作频率，目前的前置分频器工作频率已达几千MHz，因此合成器VCO的输出频率也

9

可以做到几千MHz。但是，这种合成器的频率分辨率却被前置分频器的固定分频比M降低了M倍，这是一个缺点。

在锁相环频率合成器的设计中，当我们采用电流型理想二阶环的环路滤波器时，环路的特性参数ζ、ωn取决于其特征方程,而现在在前置分频器的频率合成器中环路的增益已经有K=KdKo变为K=KdKo/MN。

在前置分频器的PLL频率合成器中，根据理想二阶环的特性参数公式，可得理想二阶环频率合成器的环路特性参数公式为:

n22KdKoN1 （22）

KdKoN1R2C1n （23） 2id（t） uc(t)

R2 C1

图5 对于图5中二阶环路滤波器有:n

IpKo2C1NR2C12 R2C1n 2IpKo2C1N注：式中 N=NM

环路的捕捉时间与时间常数成正比，还与固有频差Δωo及鉴频增益K

、

d、VCO

控制灵敏度Ko有关，Δωo越小，K、d、Ko越大，捕捉时间就越短。捕捉时间p可分为频率捕捉时间f和相位捕捉时间两部分：pf

fN1Nr22'2KdKo2nn

则频率时间为：

10

相位捕捉时间为：5n

在or时环路的捕捉时间为pNr25；在on时，频率捕捉时间22nnn可以忽略不计，则有p5n；在or时可以采用相关公式来计算捕捉时间，

po2n

当我们在环路内加一个前置分频器时，我们减小了输出频率间隔，也就是

增加频率合成器的频率分辨率，如上所述，因前置分频器在环内，对环路的各种性能参数产生了影响，

采用前置分频,前置混频提高频率合成器的输出频率.如图4为前置分频的频率合成器,若设前置固定分频器的分频比为P ,加在鉴相器的频率为fi =foPN,则

fo = PNfi.改变N 值,可以获得输出频率间隔为Pfi的一系列离散频率信号.可见,此方案用加大频率间隔的方法来换取输出频率的提高.如把回路通道的前置分频器变为混频器就可得到前置混频电路. 据分析,当fo>fL 时,混频器输出频率为

fo- fL ,经分频后,加在鉴相器的频率为( fo -fL) / N ,所以fo = fL+ Nfi.可见频率间隔仍为fi ,但fo却随fL 的增大而增大. 由于混频器输出产生组合频率分量,将导致输出信号的频谱纯度下降. 以上两种方法都是以牺牲自身的性能为代价来换取输出频率的提高.

11

结论

经过实验可以知道，用前置分频器的PLL频率合成器的输出频率间隔增加了，即频率分辨率减小了，由于前置的分频器在环路内，所以会对环路的特性性能参数产生影响，使用前置分频器的PLL频率合成器是以牺牲自身的性能为代价来换取输出频率的提高.特别的，当要求频道间隔比较小时，是不宜采用这一方案的。另外，减少频道间隔与频道转换时间的矛盾也未得到解决。为了解决上面出现的问题，可以选择使用数字-混频环频率合成器，或者采用双模前置分频PLL合成器。

12

参考文献

1 王福昌，鲁昆生.锁相技术（第二版）.武汉：华中科技大学出版社，2009，1~124

13