试验II.触发器及其运用
一.试验目标
1.控制根本RS.JK.D和T触发器的逻辑功效 2.控制集成触发器的逻辑功效及运用办法 3.熟习触发器之间互相转换的办法 二.试验道理
触发器具有两个稳固状况,用以暗示逻辑状况“1”和“0”,在必定的外界旌旗灯号感化下,可以从一个稳固状况翻转到另一个稳固状况,它是一个具有记忆功效的二进制信息存储器件,是构成各类时序电路的最根本逻辑单元.
1、 根本
RS触发器
如图1为两个与非门交叉耦合构成的根本RS触发器,它是无时钟控制低电平直接触发的触发器.根本RS触发器具有置“0”.置“1”和“保持”三种功效.平日称为置“1”段,因为=0（=1）时触发器被置为“1”;为置“0”端,因为=0（=1）时触发器被置“0”,当==1时状况保持;==0时,触发器状况不定,应防止此种情形产生,表1为根本RS 触发器的状况表.
图1.根本RS触发器 表1.根本RS触发器功效表
输入 0 1 1 0 1 0 1 0 1 0 不定 0 1 不定 输出 根本RS触发器也可以用两个“或非门”构成,此时为高电平触发有用.
2、 JK
触发器
在输入旌旗灯号为双端的情形下,JK触发器的功效完美.运用灵巧和通用性较强的一种触发器.本试验采取74LS112双JK触发器,是降低沿动身的边沿触发器.引脚功效及逻辑符号如图2所示. 图2.74LS112双JK触发器引脚分列及逻辑符号
JK触发器的状况方程为： =J+
J和K是数据输入端,是触发器状况更新的根据,若J.K有两个或者两个以上输入端时,构成“与”的关系.和为两个互补输出端.平日把=0,=1的状况定为触发器“0” 状况;而把=1,=0定为“1”状况.降低沿触发JK触发器功效表如表2所示.
表2.JK触发器功效表
JK触发器常被用作缓冲存储器,移位存放器和计数器.
3、 D
触发器
在输入旌旗灯号为单端的情形下,D触发器用起来最为便利,其状况方程为=D,其输出状况的更新产生在CP脉冲的上升沿,故又称为上升沿触发的边沿触发器,触发器的状况只取决于时钟到来前D端的状况,D触发器的运用很广,可用作数字旌旗灯号的存放,移位存放,分频和波形产生等.有许多种型号可供各类用处的须要而选用.如双D 74LS74.四D 74LS175.六D 74LS174等.
下图为双D774LS74的引脚分列及逻辑符号.功效表如表3.
表3.74LS74功效表
4、 触发器之间的互相转换
在集成触发器的产品中,每一种触发器都有本身固定的逻辑功效.但可以运用转换的方
法获得具有其他功效的触发器.例如将JK触发器的J.K两头衔接在一路,并以为它为T 端,即得到所需的T触发器.如图4（a）所示,其状况方程为：
=T+
.T触提议的功效表如表4所示.
图4（a）JK变T触发器 （b）T’触发
器
输入 D D CP T 输出 Qn+1 0 1 1 1 1 0 1 1 × × ↓ ↓ × × 0 0 1 0 Qn n 表4.T触发器的功效表
由功效表可见,当T=0时,时钟脉冲感化后,其状况保持不变;当T=1时,时钟脉冲作
用后,触发器状况翻转.所以,若将触发器的T端置“1”,如图4（b）所示,即得T’触发器.在T’触发器的CP端每来一个CP脉冲旌旗灯号,触发器的状况就翻转一次,故称之为反转触发器,普遍用于计数电路中.
同样,若将D触发器端与D端相连,便转换为T’触发器.如图5所示.
JK触发器也可转换为D触发器,如图6所示.
图5.D改变成T’ 图6.JK改变成D 三.试验装备与器件
1.+5V直流电源 2.双踪示波器 3.持续脉冲源 4.单次脉冲源 5.逻辑电平开关 6.逻辑电平显示器 7.74LS112 74LS74 四.试验内容
1.测试根本RS触发器的逻辑功效 按照图1,用两个与非门构成根本RS触发器,输入端.接逻辑开关的输出接口,输出端Q.接逻辑电平显示输入插口,记载相干数据. 2.测试双JK触发器74LS112逻辑功效 （1）测试D.D的复位.置位功效
任取一只JK触发器,D.D.J.K端接逻辑开关输出插口,CP端接单次脉冲源,Q.端接至逻辑电平显示输入插口.请求改变D.D（J.K.CP处于随意率性状况）,并在D=0（D=1）或者D=0
（D=1）感化时代随意率性改变J.K及CP的状况,不雅察Q.状况.自拟表格并记载.
（2）测试JK触发器的逻辑功效
按照表8的请求改变J.K.CP端状况,不雅察Q.状况变更,不雅察触发器状况更新是否
产生在CP脉冲的降低沿（即CP由1→0）.
（3）将JK触发器的J.K段连在一路,构成T触发器. 在CP端输入1Hz持续脉冲,不雅察Q端的变更. 在CP端输入1Hz持续脉冲,用双踪示波器不雅察CP.Q.端波形,留意相位关系,并描写下来. 3.测试双D触发器74LS74的逻辑功效
（1）测试D.D的复位.置位功效 测试办法同试验内容2.1,自拟表格记载
（2）测试D触发器的逻辑功效 按照表9请求进行测试,并不雅察触发器状况更新是否产生在CP脉冲的上升沿（即由0→1）,并记载.
（3）将D触发器的端与D端相衔接,构成T’触发器. 测试办法同试验内容2.3,并记载. 4.双时钟脉冲电路
用JK触发器及非门构成的双相时钟脉冲电路如图9所示,此电路是用来将时钟脉冲CP转换成两相时钟脉冲CPA及CPB,其频率雷同.相位不合. 剖析电路工作道理,并按照图9连线,用双踪示波器同时不雅察CP.CPA;CP.CPB;CPA.CPB波形,并描写.
J 0 0 1 1 K 0 1 0 1 CP Qn=0 0→1 1→0 0→1 1→0 0→1 1→0 0→1 1→0 Qn+1 Qn=1 图9 双相时钟脉冲电路
5、 乒乓球演习电路
电路功效请求：模仿两名运发动在练球时,乒乓球能往返运转.提醒：采取双D触发器74LS74设计试验线路,两个CP端触发脉冲分离由两名运发动操纵,两触发器的输出状况用逻辑电平显示器显示.
D 1 0 1→0 0→1 1 0 CP 1→0 0→1 0→1 1 1→0 0→1 0 1→0 Q Qn=0 Qn+1 Qn=1
